클럭 Reconvergence은 무엇입니까?

당신이 다중 클럭 도메인 ckt, 그리고 둘이 언제 시계가 여러 경로에서 동일한 논리 끝점에 도달했을 때 ... 당신 reconvergence 문제가 ... 당신은 어느 쪽이든 시계를 지연하거나이를 피하기 위해 몇 가지 클럭 도메인 syncronization 기법을 사용해야 ...
 
이 주제에 첨부된 문서를 찾는다. 안부, subbu.
 
[견적 = kbulusu]는 다중 클럭 도메인 ckt, 그리고 둘이 언제 시계가 여러 경로에서 동일한 논리 끝점에 도달했을 때 ... 당신 reconvergence 문제가 ... 당신은 어느 쪽이든 시계를 지연하거나 일부 클럭 도메인 syncronization 기법을 사용해야 이것을 피하 ... [/ 인용] 나의 사고가 단일 클럭 도메인입니다. 이 시계는 어느 정도 중복 시계 문제이며 클럭 융합 들어가지 않도록보다 수렴 것 같다면. Srinath
 
[견적은 = shahal] '클럭 reconvergence "가 무엇인가? [/ 인용] 문맥에 따라 ... 정전기 타이밍 분석에서 클럭 - reconvergence은 멀티 코너 (최상의 경우, 최악의) 분석을 수행 상황을 설명합니다. 디자인의 타이밍 경로의 경우 중요한 두 퍼있다 : 운전 플롭 및 캡처 플롭. 시계 트리의 두 공유할 부분이있다면, 'reconvergence'은 시계 - 트리 지연의 타이밍 - 분석기의 치료를 말합니다. 비관 reconvergence이 분석기는 항상 drivingflop 및 캡처 플롭에 대해 개별적으로 '최악'타이밍을 선택할 것을 의미합니다. optimisitc reconvergence이 분석기는 퍼 모두에 공통 시계 트리의 부분에 대한 오프셋 동일하게 사용할 것을 의미합니다. 물리적인 의미에서, 시계 - 트리의 한 부분이 동시에 최악의, 최상의 경우 코너에서 실행할 수 없기 때문에 이것이 더 현실이다. 시계 - 트리 합성 (CTS)에서 reconvergence은 시계 - 트리의 노드 자체에서 하나 이상의 입력 (팬 - 인)이 경우입니다. 예를 들어, 디자인의 많은 bypassable-PLL 회로되어 있습니다. 바이패스-MUX는 RTL에 있으면 다음 CTS-도구는 서로 다른 두 가지, 다시 섞여 다음 '붕괴'로 기본 포트 지점을 생각 해요. (바이패스-MUX 경우 것은 나무 여전히 reconverges 후, PLL 매크로에 있지만 CTS-도구에서 숨겨져 있습니다.) Reconvergence 반드시 나쁜 것은 아니에요 - 그냥 ASIC-엔지니어의 생명이 더 복잡합니다.
 
저는 두 해석가 modelsim62c의 답변을 좋아해요. 난 두번째 더 인기 것으로 보인다 때문에 비록 처음에 자세히가있다면 좋겠어요.
 
사람이 어떻게 시계를 다시 수렴 원인은 바로 비 unateness 이해하는 데 도움이 안될까?
 
안녕하세요, 다음 경로에서도 몇 가지 중요한 정보를 찾을 수 있습니다. 스레드 중 하나에서 나는 언급했지만 난 잊지 .. 그래서 다시 한 번 링크를 붙여넣기. [URL = http://vlsi-expert.blogspot.com/2011/02/clock-reconvergence-pessimism-crp-basic.html] 시계 Reconvergence의 비관론 (CRP) 기본 | VLSI 개념 [/URL]
 
이것과 관련된 모든 전자책은 공유할 수 있습니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top