크기 조절합니까하거나 지연 시간이 더 중요 중요 더 있나?

V

vlsitechnology

Guest
해줄 사람이 왜곡이나 말해 중요성 않는 대기 시간이 더 있나?

어느 쪽이 우리의 디자인 효과?왜곡 또는 지연?

 
그들은 둘 다 디자인에 영향을 미치는.자세한 내용에 관해서 어떤 영향을, 그것에 따라 ...그것은 직접적으로 영향을 미치는 등 위반, 최대 주파수를 개최 그러나, 대부분 왜곡하는 걱정

Pavlos

 
디자인을하면 우리의 지연이 이상의 효과는 어떻게?내가 bcz 추측 전체 우리는 C 왜곡의 권리를 왜곡해도 전 대기 시간 사이에 두 개의 차이를 그 자체가 무엇입니까?
우리는 왜곡을 최소 필요 없어 우리가 지연 방해가 얼마나

.. 얼마나 더 대기 시간은 하시다면 지연 및 2 개의 방법을 덜 사이의 차이이다 왜곡에 의해 하시다면 지연 결정

.......... 잘못했다는 올바른 내가 만약 날

 
사실, 우리는 작은 희망을 지연 모두 왜곡이 있습니다.
중요한 것은 더 많은 왜곡이 경우 우리가 필요로 frenquency를 실행 이상.
하지만, lantency 더, 우리는 왜곡을 균형도 아니고, 왜곡 그 이상일지도.

 
하나의 신호가 목적지를 몰고 10.해당 목적지 원본에서 지연이 있습니다 10.그들 사이에 차이가 왜곡됩니다.당신이 대기 시간의 평균 지연 시간을 같이 할 수있는 전화.

 
지연 시간이 너무 경로 재설정 넣어 제약에 있습니다 위반을 복구하지 않는 한 원인 제거 / 시간.

또 다른 문제는 OCV 수 있습니다.

 
말했듯이, 다른 사람, 그것은 응용 프로그램이 개별 않습니다 따라 크게합니다.디자인 동기식 인터페이스 타이밍이있다 "지연에 따라 삽입 더 시계 강력하게"(에 대기 시간 사이) 동안 내부 레지스터에 따라 -> 타이밍 등록 더 강하게에서 클럭 스큐 (차이 귀하하지만 좋은 규칙의 엄지에 도움을 청할 중요한 결정 어느 것이 더 의 등록 시간 시계 도착).

왜곡 나쁜 필요가 없습니다.그리고 최소한의 내부 클럭 왜곡이 요구 사항을 경로해야 타이밍이 정상적으로되지 목표로 내부의 전체 전략에 부합하는 자체가 - 그것의 일부입니다 하나.왜곡)이 있습니다 때로는 "왜곡도 유용"경로를 (의도적으로 사용되고 개선 타이밍.

그리고 같은 papertiger는 언급 증가로 삽입 지연 (지연) 증가, OCV 효과.시계 나무 조심 디자인의 많은 경우에이 효과에 작은 부분을 일부 완화 수 있습니다.

당신은 목표가 될 충돌하는 그들이 있기 때문에 더 구체적인 설계 중요하여 어떤 이내로 결정합니다.개별 나무 가지 나무 시계와 감소, 경로가 긴으로 한 가장 짧은 경로를하게 지연 시간 때문에이 될거예요 추가 더 지연을 증가 왜곡 것입니다 일반적으로 예정 평균에 시계 나무 수준보다 fanout가 작습니다.반대로, 최소 지연 최적화하기위한 각각의 지연 시간에 수치 때문에 더욱 왜곡됩니다 아마 결과에 적은 클럭 트리 fanout, 높은 수준, 그리고 적은 왜곡 밸런싱 가장 빠른 경로를 추가합니다.

베스트 감사합니다
- 제이

 

Welcome to EDABoard.com

Sponsor

Back
Top