코어와 CPLD를 구울 수 2003년 15:37 9 월?

7

7rots51

Guest
안녕하세요

내가 0penc0res.org에서 HDLC IP 코어를하고 난 ltera @ cpld.I Verilog와 familar하지 오전에 레코딩할와 저는이 문제를 새로운 오전
제발, 도와주세요, 어떻게이 일을 할 수있다.

난
@ ltera CPLD에서
IP 코어 (마일와 HDLC 컨트롤러를 만들란 (에서) x7000).

여러분의 도움을 주셔서 감사합니다.

 
귀하의 설계를위한 전 recommand Z85c30.

그것은 인기가 많습니다.

쉽게 구입할 수있습니다.

 
일반적으로 코어 소스 파일 (VHDL 또는 Verilog)로 제공됩니다.

당신이해야 할 첫 번째 것은 ""개발 소프트웨어와 함께 프로젝트를 컴파일하는 것입니다.

그것이 당신이 장치의 핵심 요구 사항에 맞게 디자인을 수정해야 할 가능성이있습니다.

그런 다음 장치의 프로그래머와 함께 가능한 JTAG 파일을 다운로드해야합니다.

안부.

 
내가 컴파일된
HDLC의 IP c0re VHDL ()에서 프로그램을 개발하고자하는 @ ltera CPLD (남으로처럼 (시) x7000 시리즈).

소프트웨어 및 프로그래머 내가 왜 필요해?올바른? 할
내 방법이
있나요 (난 단지의 핵심에 아무런 변경) HDLC 코어를 사용하십시오.

 
소프트 - 맥스 플러스 II에 - 무료에서
은 https : / / www가. ltera.com/support/software/download/altera_design/mp2_baseline/dnl-baseline.jsp
@프로그래머 - ByteBlaster
http://www. ltera.com
@ / 문학 / ds 중 / ds_byteblasterII.pdf

 
어디 (에) ster 바이트 파의 모델명 SCH 찾을 수 있습니까?
남의이 무료 버전 (에서) xplus
VHDL 소스를 지원하지 않습니다.
???

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top