P
prashanthsree
Guest
내가 사용하고 케이던스 디자인 고정 루프 위상은 디지털.
내가 루프 옥내 용 디지털 위상 코드를 작성 Verilog -.그러나 실제 문제가있다 : -
1.내가 코드를 Verilog CIW는 편집에서 - 창을 여는 오전 Verilog.그것은 주시는`포함 "constants.vams"대신`포함 "constants.h".
2.명령을 삽입하면 코드에 의해 누르면 Verilog 나 편집, 난 편집기를 사용하여 텍스트 저장 오전 없습니다합니다.
3.나는 그 자습서 읽기 오전에 케이던스 오류 코드를 생성하는 것입니다 후 Verilog 절약하고 유언장은 자동으로 코드 다이어그램의 블록이 표시됩니다.
4.어떻게 .. 스왑 파일을 삭제하는편집을 위해 텍스트 편집기가 .. 파일을 다시 만들어집니다 보여주는 메시지 파일은 스왑은 그것을 삭제해야합니다 그것은
내가 루프 옥내 용 디지털 위상 코드를 작성 Verilog -.그러나 실제 문제가있다 : -
1.내가 코드를 Verilog CIW는 편집에서 - 창을 여는 오전 Verilog.그것은 주시는`포함 "constants.vams"대신`포함 "constants.h".
2.명령을 삽입하면 코드에 의해 누르면 Verilog 나 편집, 난 편집기를 사용하여 텍스트 저장 오전 없습니다합니다.
3.나는 그 자습서 읽기 오전에 케이던스 오류 코드를 생성하는 것입니다 후 Verilog 절약하고 유언장은 자동으로 코드 다이어그램의 블록이 표시됩니다.
4.어떻게 .. 스왑 파일을 삭제하는편집을 위해 텍스트 편집기가 .. 파일을 다시 만들어집니다 보여주는 메시지 파일은 스왑은 그것을 삭제해야합니다 그것은