칩 리셋에 전력 (포) 설계

[konkon]

내가 밴드갭 + 저항 분할기와 포 + 비교기 + 지연을 설계. 밴드갭의 출력은 거의 0 VDD이 낮은 경우, 너무 필요하지 않습니다 리셋의 펄스가 될 때문입니다. 누구 좀 도와 드릴까요? 또는 내 재설정에 나에게 힘을 몇 가지의 IEEE 서류를 보내? 내 이메일 : 사전에 tomsoya922@yahoo.com.cn 감사합니다!

 

[megzhuy]

이렇게 당신의 회로 작동합니까? VDD가 포 시작은 칩이 작동하기 시작 후, 작업 그 후, 일반적으로 높이 높이, 밴드갭 작업을 시작할 때. 이렇게 당신의 칩을 작동하는 경우, 당신은 자신의 아이디어를 사용할 수 있습니다.

 

[Btrend]

u는 밴드갭가 작동하지 때마다 작동합니다 ckt (정확한 포대로 "밴드갭 포"를 통해 UR에 비해) 추가 "러프"포가 필요합니다. 그리고 최종 포 신호 (거칠게 포) * (정확한 포)의 조합을 말합니다