초저 전력 ADC를 8월

J

jenda

Guest
모두 안녕
나는 무작위로 발생하는 신호를 기록했다.그것과 () pretrigger 처음 몇 샘플을 풀고 온 신호가없는 기록하는 것이 중요합니다.일반적으로이 지속적인 샘플링과 반지를 버퍼에 데이터를 서면에 의해 이루어집니다.

도전하는 동안 신호가 있기 때문에 작은 배터리로 전원을 기다리고 내 회로 mustn T는 더 누른 0.5 - 1mW 소모됩니다.100ksps의 샘플링 속도 및 해상도
12 - 14 비트되어야한다.샘플링을 지속하고 데이터를 저장하는 버퍼가 너무 많은 에너지를 소모한다.

내가 한 무리의 allpass 필터를 사용하여 입력 신호를 지연 생각합니다.하지만 선생님을 찾을 정도로 않았다.난 상관 없자나 디스크 리트 필터를 구축하려는 방식으로 ..

내가 찾은 일부 지연 라인 통합형 아날로그 회로 슬프니
- 512과 MN3004.하지만 난 T 및 전력 요구 사항을 찾아 MN3004에만 오디오 대역에서 작동 못했다.

내 생각에 다른 생각에 대해서는 그것을 매우 빠르게 일어난다는 CPU를 사용하는 것입니다 (~ 5us).아날로그 트리거 CPU가 일어 났어요.만약이 가능합니다, 전 단지 신호의 첫 샘플 느슨한 것이다.

게다가 난 몇 가지 스마트 ADC가 통합 데이터 버퍼에 대해서는 생각도했다.내가 발견한 <sensor 회로라고합니다 conditioners>, ADC는 일부 CPU 및 EEPROM이 함께합니다.그들은 주로 센서와 ADC를 보정하는 데 사용됩니다.그들은 나의 요구 사항을 충족 상당히 전력 소비를 기대하고있다.

고마워요, j를

 
만약 여러분의 애플 리케이션에 적합 라인 체크 수동 지연 수있습니다

http://www.rhombus-ind.com/dl-prods.html

 
그 장치를 점검하지만 범위를
5 년 이상 지연 - 20us 필요합니다.그것은 얼마나 오래 깨어 CPU의 소요와 데이터 레코드에 따라 다릅니다.
어쨌든 고마워요,
j를

 

Welcome to EDABoard.com

Sponsor

Back
Top