초고 집적이

K

kinjalp

Guest
안녕
내가 초고 집적 기술에 신선한입니다.인터뷰에 대한 준비를해야합니다.
무슨 면접을 준비하는 최고의 사이트가없습니다.
이나는 어디에서 몇 가지의 표준 질문에 대한 답변과 함께 인터뷰를받을 수있는 사이트가 무엇입니까????

 
안녕,

유이 사이트에서 유용한 질문을 찾을 수있습니다

http://www.asic-world.com/

 
여기 몇 가지 질문입니다 .........

이유

및 MOSFET를 작동하는 방법 설명
그리기 Vds - MOSFET을위한 ID를 커브.
자, 공연이 커브를 변경하는 방법은 (a) 증가 Vgs와 (b)

항 트랜지스터 폭

(C) 채널 길이 변조 고려 증가와 함께
다양한 MOSFET을 Capacitances & 그들의 의미를 설명
a의 CMOS 인버터를 돌려라.
설명은 전송 특성
인버터의 크기를 설명
어떻게 당신이 문턱 전압 증가 및 NMOS의 PMOS 트랜지스터 크기를합니까?
무슨 잡음 마진은 무엇입니까?
잡음 마진을 결정하는 절차를 설명
전력 소모의 CMOS 전환에 대한 표현을 줘
무슨 바디 효과인가?
스케일링의 다양한 효과를 설명
CMOS에서 회로 지연을 계산하는 표현을 줘
만약 당신이 증가 커패시턴스 부하 지연은 어떻게됩니까?
만약 우리의 CMOS 회로의 출력에 포함 지연 저항은 어떻게됩니까?
왜 지연을 줄이기 위해 전원 공급 증가에 한계가있다?
금속 라인 않는 저항의 증가는 어떻게 두께와 길이에 따라 증가?
세 개의 인접한 병렬 금속 라인.
2 단계는 신호를 밖의 바깥 두 금속 라인을 통과했다.
센터 라인 간섭에 따른 금속의 파형을 그립니다.
만약 외부의 금속 라인에 신호 단계에서 서로 함께하는 자, 신호 무승부
만약 우리가 접촉을 통해 하나의 숫자를 증가 또는 금속 레이어는 다음에 이르기까지 어떻게됩니까?
낸드 게이트 트랜지스터 수준의 두 입력을 그립니다.
설명의 크기는 (a)

Vth 고려 (b)

항 동등한 상승 및 하강 시간은가자의 A & B는 낸드 게이트의 두 입력됩니다.
이상 신호가 나, 두 시리즈 NMOS 입력의 A & B가 근처에있는 장소의 하나는 출력 지연을 최적화하려면 A는 낸드 게이트에서 저장 도착 신호를 말해?a 노어 게이트의 막대기 다이어그램을 그립니다.
IT 최적화
의 CMOS 로직 들어, 전력 소모를 최소화하기 위해 다양한 기법을 줄 알아
공유 어떤 요금입니까?
버스에서 데이터를 샘플링을 설명하는 동안 문제를 공유 충전
왜 우리는 점차적으로 버퍼 디자인 인버터의 크기가 증가합니까?
왜 안 하나의 대형 인버터하는 회로의 출력을?
대형 인버터의 디자인, 왜 우리가 평행하게 (즉, 효과적인 폭 증가에 작은 트랜지스터를 연결하는)보다는 큰 폭 한 트랜지스터 레이아웃을 선호합니까?
레이아웃은 트랜지스터 수준의 회로를 그려 감안.
(필자는 3 입력 및 게이트과 2 입력 멀티플렉서

너. 기대할 수 있었다 어떤 간단한 2 개 또는 3 개의 입력 게이트)
an AOI 게이트에 대한 논리를 표현 줘.
동등한 수준의 트랜지스터를 돌려라.
무승부는 막대기 다이어그램
왜 우리가 전송 게이트로 단 한 NMOS의 PMOS 트랜지스터를 사용하거나, 그치?
a NMOS 트랜지스터 패스 트랜지스터로 연기 들어, 게이트 VDD, 사각형 펄스 입력 0 VDD로 갈의 출력을 연결라고
6 - T는 SRAM 셀의 그리기와 읽기 및 쓰기 작업 설명
그리기 차동 감지 앰프는 작업을 설명합니다.
이 회로의 크기를 어찌 생각?
() 채널 길이 변조 고려
만약 우리가 대신 차동 감지 앰프의 인버터를 사용하면 어떻게됩니까?이끌어낸 그 회로의 SRAM 쓰기
약, 왜 SRAM 셀의에서 귀하의 트랜지스터의 크기를 했죠?
어떻게 그 크기에 도달했습니까?
어떻게 (비트 & 비트위한 - 라인)의 PMOS 트랜지스터의 크기가 SRAM을

끌어 올려, 실적에 영향을 미칩니까?
SRAM은 무엇에있는 중요한 경로는?
a SRAM은 읽기에 대한 타이밍 다이어그램을 그립니다.
만약 우리가 지연 클럭 신호의 활성화하면 어떻게됩니까?
전체 SRAM을 레이아웃의 SRAM 셀, 행 디코더, 열 디코더, 읽기 회로, 쓰기 버퍼 회로와 귀하의 게재 위치를 보여주는 큰 그림을 줘금속 레이어 Word를 라인과 비트 라인에 대한 선호하는 것이 SRAM을 레이아웃, 있음?
왜?
SRAM을 모델은 RTL 수준에서 어떻게합니까?
무슨 테스트

및 검증의 차이는?
스럽고 들어

- 2 입력 먹스를 아니면 구현, 어떻게 빨려드는에 대한 테스트를 할 -에서 - 0과 빨려드는 - 내부 노드에서 - 1 단층에서?
(당신은) 일부 중복 로직 회로와 함께 기대할 수있습니다
물고 무엇입니까?
a의 CMOS 인버터의 크로스 섹션과 물고 최대 설명합니다.
어떻게 물고 최대 피하기합니까?모두 최고의 ....................

 
1) 전환을하는 시간을 지연 효과에 어떻게가는가?
변환 시간과 지연을 증가시킵니다.
2) 만일 더 부하가 증가하거나 감소하는 지연까요?
왜?
부하와 지연을 증가시킵니다.높은 하중 cahrge하는데 더 많은 시간이 필요합니다.
3) 얼마나 스큐 설치하고 고정 효과를 goint입니까?
이것은 설치를 도와 줄래?
스큐와 설치 시간을 증가시킵니다.
4) 만일 스큐 더 효과에가는 방법입니다 네
설계?
속도를 내려 스큐 어울리는데.
5) 위상 지연하는 경우 더 효과에가는 방법입니다
귀하의 설계?
위상 지연 효과 수술로 인해 왜곡 단계의 주파수.
6) 왜 우리가 설치되기 전에 최대 변화를 해결하기 위해 필요
길게?
이 효과를 지연.
7) 잘못된 경로로 무슨 뜻입니까?우리가 전화를
할 수잘못된 경로로 멀티플렉서의 선택 선?및
언제하지?
......<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="차가운" border="0" />

어떻게 우리가 잘못된 경로로 경로를 결정할 것인가?할 수있다
당신이 한 예로 먹스를 취함으로써 말하지?
....
9) 왜 우리가 CTS 후에만 개최를 해결하기 위해 필요 한가?
예를 및 파형과 1.Explain 다중 사이클 경로
기술과 전력 소비를 위축 2.How 영향을 무엇입니까?
3.What 게재 위치의 다른 유형이있다?
유 4.How 여부 타이밍에 힘입어 배치하거나 배치 할 혼잡이 이끄는 알 수있는가?
타이밍 5.What 라이브러리가 이루어져?
6.Look 테이블을?
죽을 7.how 크기를 계산하기 위해?
아니지 8.how VDD 및 VSS 패드를 계산하기 위해?
9.Convert 2 i
/로 인버터 p로 먹스를?
10.what ""SDC 파일에 입력 지연 설정인가?
IPO는 업사이즈 및 축소, 무슨 upsized하거나, 축소 11.During 빨리감기 또는 콤비 논리?왜?
12.Explain 설치 및 예를 및 파형과
함께 개최
이 사이트를 방문하십시오 :
http://www.geocities.com/ramanjaneyuluv/vlsi_interview_questions.html
ST 마이크로는 ST 마이크로 전자 종이 질문1 라운드

케 : 연산 작업, 작업.
케 : 물고 - 최대
케 : 타이밍 멋대로, 설치, 게으름을 계산하는 방법 만요.
케 : 핫 캐리어 효과?
케 : 트랜지스터 개념 패스?
케 : 버퍼 게이트를 지연하는 방법으로 전파하거나 그 이상입니다 skew를 최소화 전환
지연?ROUND2

케 : 빨리감기 & 물고 차이점
케 : 레이싱 문제는, 무엇입니까 어디에서 발생 빨리감기 또는 래치?
케 : 블록 진단.의 래치.
케 : 멋대로
케 : 설치 & 잠깐만 시간은?어떻게 영향을 무엇입니까?
케 : MOS에 모자를 양식하는 방법?드레인 및 소스 어떻게 행동하지 않을 경우 누전
커패시터처럼?뚜껑의 어떤 종류입니까?
케 : 버몬트의 수식?어디에 경찰이 더 높은 곳을 얻을 것입니다?라운드 3
회 (N Aggarwal)

케 : 어떻게 충전되며 다음과 곡선에 대한 발생합니다.케 : 모스 장치가 어떻게 작동하지?
케 : 연산 인버터 어떻게 작동합니다.즉, 다른 영역에 어떻게 N이라는 MOS /의 PMOS 작품.컷 - 떨어져, 채도, 선형.
케 : 다른 지역에서 IDS의 수식.
케 : 전기 마이 그 레이션을 계산
케 : 안테나 효과는 어디에서 오는 충전?
케 : 여기서 우리는, 가까이 또는 멀리 게이트 게이트에서, 다이오드 놓을테니까 & 왜?
케 : 어떻게 레이어 호핑 과정 안테나 효과를 줄여?
케 : 왜 확산 연락처 간의 거리는?라운드 4

케 : MOS의 단면?
케 : 반으로; 어떻게 볼 것 같아?
케 : 가드 반지, 보조 경비 반지?그것이 왜 반지를 항상?
케 : 만일 유 경비 잘라 반지처럼 어떻게됩니까?
케 :
최대 물고?
케 : 안테나 효과?
만약 유 the metal1 전원 공급 장치 20V 이상의 실행 케
: 다음 그림에서는 무슨 일이 일어날 지
폴리.케 : 유 문제에 직면하면서 레이아웃 뭐하고 있었어?
케 : 아래 그림에 대해 말해.실제로 무엇입니까?케 : 그것을 공급하는 경우 5  15 다음 다이어그램에서입니다 40
v를 얻을 수 있습니까?만약 우리가 큰 연락을 무슨 : 보급 지역에서는 여러 연락 왜, 어떤 일이 일어날 것인가?

메모리 사업부

ROUND1
케 : 전기 마이 그 레이션, & 어떻게
유 (있음 볼이 & 어떤 수준에서 극복 유
처리하거나 제조 칩 후입니까?)
케 : 어떻게 유 유 전기의 데이터 마이 그 레이션
및 계산합니다 무슨 연구를 계산하기 위해 필요
안들려요?어떻게 효과를 헤아리는 안들려요?
케 : 무슨 안테나 효과
및 호핑 안테나 금속 효과를 향상하는 방법인가?(포지티브
충전 금속에, 어디에서 수집이 청구 오는 쓰죠?)
케 : 물고를 설명해?Vdd 가치는 어떻게 내려 0.9 올 것이다 5V의 이전면?
케 : 어떻게 연락을 줄여 더 많은 기판 없는데 저항과 연락도 잘?
케 : 어떻게 P 수돗물 / Ntap 향상을 래치?
케 : ESD가 발생하면됩니까?처리 또는 작업에 있음?
케 : 마이 그 레이션이 때 전기가 발생합니까?처리 또는 작업에 있음?

ROUND2

케 : 어떻게
유 전원 줄무늬의 너비를 계산됩니까?
케 : 어떻게 유 드롭 투자 효과를 개선하는 것인가?
케 : RC ckt.(낮음), O를 필터를 통과 / p 하이라이트 곡선
케 : 만약 유 증가 Vdd, 무슨 하위 임계값에 미치는 영향은 현재 될 것인가?
케 : 콘덴서의 종류에는 MOS 무엇입니까?MOS 장치 뚜껑 커브?값의 C
기판?
케 : DFM 규칙?
케 : 어떻게조차 없다.홀수를 헤아리는의 것보다 더 낫다.헤아리는의?어떻게 그것이 효과가
레이아웃의 품질?

 
여기 내 모음입니다 :
http://www.vlsiip.com/misc/q.html
호프, 도움
정보 KR,
아비
http://www.vlsiip.com

 
여러분의 도움을 한 번 더 사이트 :

http://vlsifaq.blogspot.com

Rgds murali
http://asic-soc.blogspot.com

 
안녕.

질문이나 문제를이위원회에서 논의가 많아요.디지털 기초를 강하게 만든다.
플러스 포인트가 될 것입니다 어떤 경우 HDL을 알고;가도에 집중해야합니다.

감사합니다

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top