처음 주문 시그마 - 델타 모듈 레이터에 대한

S

skyjam

Guest
내가 처음으로 간단하게 주문 RC와 함께 시그마 - 델타 모듈 레이터를 설계 해요
통합.

이제 내가 minimume 최대 샘플링 주파수를 정의하려면
이 변조기.물론, minimume 때 fs 조사하여 찾을 수있습니다
통합 출력 전압 --- 때 fs 경우가 너무 낮습니다, 출력
전압이 너무 높은 구현하는 것입니다.

그러나, 최대 때 fs 달성하기 어렵습니다.시스템이 윌
때 fs 때 너무 높습니다 불안정?인가의 최대 샘플링 주파수
대역폭이나 통합의 이득과 관련?그리고 어떻게 예측
주파수는?

이 분야에서 신인이고, 어쩌면 바보 같은 질문입니다 :)

하지만 여전히 귀하의 의견을 볼 수 있도록 노력하겠습니다.감사합니다.

 
또한 제 1 회 디자인되어있어 주문 시그마 - 델타 변조기하지만, 스위치 커패시터를 기술합니다.최대 주파수 당신 int 그가 통합 사용 opamp에 의해 제한됩니다.Jhons & 마틴 통합 회로 설계 도서에서 GBW 최소한 5 번 clock.In 당신은이 책이 확인해야합니다 귀하의 사건의 빈도를해야합니다 말이 써있 더군요 :

연속 - 시간 시그마 - 델타은 A / D 변환
기본, 강력한 성능 한계 및 구현
M. Ortmanns F. Gerfers에 의해

 
내가 코네티컷 시그마 델타 꽤 DT는 사람과 달라야합니다, GBW를 제외하고, quantizer의 의견을 시간을 고려하여야한다 같아요.

 
도와 주셔서 감사합니다!

나는 책을 읽고 있어요 sth 유용한 것으로 나타났습니다.

 
안녕,

마찬가지로 지금까지 내가 아는 한, 초과 지연 루프를 연속 시간에서 SD 모듈 레이터를 고려해야 할 중요한 요소입니다.초과 지연 루프 피드백은 DAC의 ouptu에 샘플링 클록의 상승 시간이 지연됩니다.이 변조기는 매개 변수를 변경하려면 따라서 불안 정한 원인이됩니다.너무 통해 UR 샘플링 주파수에 대한 상한에 ....이 문제를 기반으로 결정 수있습니다

 

Welcome to EDABoard.com

Sponsor

Back
Top