처리"CIC에

[kuohsi]

안녕하세요, 모두
내가 시그마 - 델타 ADC에 대한 CIC에 decimator 필터 설계입니다.
내가 앗음 평가 연구 = 1024 추측할 수?
연구 = 1024 큰 숫자입니다.그것을 큰 회로의 면적이 있으 신가요?
어떻게해야 CIC에 필터 영역을 줄일 수있다?
감사합니다!

 

[fvm]

일반 CIC는 앗음 세 이상 일 때보다 정교한에는 FIR 필터 decimators에 필요한 배율을위한 노력을 피할 수 있어야 기법입니다.그들은 여전히 유용합니다.연구 및 기타 매개 변수에 대한 문헌에서 찾을 수에 따라 개별 비트 decimator 단계에 필요한 번호입니다.

 

[Guest]

[No message]

 

[RBB]

너 자신을 몇 가지 질문을 먼저 물어해야합니다 :
1.내 앗음 요인이 무엇입니까?그렇다면 1024으로 명시된 바와 같이했습니다.
2.당신은 CIC는 필터, 그래서 얼마나 내려 가장 먼저 기억 상실증 않는 편이 있어야 보는거야?이것은 CIC는 필터의 단계 번호를 설정합니다.
3.귀하의 작은 대역폭이 충분하여 샘플 클럭 주파수와 같은 당신의 원하는 신호를 여러 단계에 의해 왜곡되지 않는 경우에 비해 지금은 당신이 단계의 개수는 걸 알고 무엇입니까?
4.또한 각 레지스터와 더하기 adder 단계의 수를 결정에 대한의 크기를 등록하고 adders의 전화 번호를 확인할 수있습니다 그 지역의 견적을 확인할 수 같이.당신은 또한 크기를 줄이기 위해, 일부 빗 및 / 또는 통합의 최대 병렬 수 있지만 전력 소모되므로 클럭 주파수를 증가시키는 비용.

 

[kuohsi]

RBB 썼습니다 :

너 자신을 몇 가지 질문을 먼저 물어해야합니다 :

1.
내 앗음 요인이 무엇입니까?
그렇다면 1024으로 명시된 바와 같이했습니다.

2.
당신은 CIC는 필터, 그래서 얼마나 내려 가장 먼저 기억 상실증 않는 편이 있어야 보는거야?
이것은 CIC는 필터의 단계 번호를 설정합니다.

3.
귀하의 작은 대역폭이 충분하여 샘플 클럭 주파수와 같은 당신의 원하는 신호를 여러 단계에 의해 왜곡되지 않는 경우에 비해 지금은 당신이 단계의 개수는 걸 알고 무엇입니까?

4.
또한 각 레지스터와 더하기 adder 단계의 수를 결정에 대한의 크기를 등록하고 adders의 전화 번호를 확인할 수있습니다 그 지역의 견적을 확인할 수 같이.
당신은 또한 크기를 줄이기 위해, 일부 빗 및 / 또는 통합의 최대 병렬 수 있지만 전력 소모되므로 클럭 주파수를 증가시키는 비용.

 

[fvm]

인용구 :

어떻게하면 16 비트 출력의 SNR을 계산할 수 있습니까?