차 Shifter 시뮬레이션

[OvErFlO]

난 90 ° fase 쉬프터와
2 신호를 사용하여이 코드를 작성해야 ...

코드 :도서관은 IEEE;

사용 IEEE.STD_LOGIC_1164.ALL;

사용 IEEE.STD_LOGIC_ARITH.ALL;

사용 IEEE.STD_LOGIC_UNSIGNED.ALL;- 다음 줄을 주석있다는 선언을 사용하는

- 자일링스 원시 구성 요소 인스턴스를 제공합니다.

도서관 UNISIM;

UNISIM.VComponents.all 사용;엔티티 clock_phase입니다

포트 (clk_in : std_logic;

clk_x2 : std_logic;

clk_0 : std_logic;

clk_90 : std_logic);

최종 clock_phase;아키텍처 clock_phase 행동입니다구성 요소 IBUFG

포트 std_logic (전 :; 오 : std_logic);

엔드 구성 요소;신호 clk_in1, net1, net2, net3, net4 : std_logic : = '0 ';

시작U1 : IBUFG 포트지도 (전 => clk_in, 오 => clk_in1);div_clock : 프로세스 (clk_in1)

시작만약 (rising_edge (clk_in1)) 다음net1 <=하지 net1;끝;엔드 프로세스 div_clock;div_clock2 : 프로세스 (clk_in1)

시작만약 (falling_edge (clk_in1)) 다음net2 <=하지 net2;끝;엔드 프로세스 div_clock2;clk_0 <= net1;

clk_90 <= net2;

clk_x2 <= clk_in1;말, 행동;

 

[Guest]

[No message]