질문"이

M

mujju433

Guest
아무도 그 이유를 명확하게 출력 및 VDD PMOS 왜 nmos 출력이 VDD입니다 vth 내게 설명할 수 있습니까?

 
난 밖에 나가 U 어떤 맥락에서 .... 질문을 이해u 또는 질문을 통해 UR 더 깨끗하게 만들 수있습니다 당신은 ..... 무슨 소릴 하는거야 회로를 게시할 수있습니다

 
난 당신의 디지털 회로에 대해 (아마도 인버터?) 얘기를하는 것 같아요.그럼 충전이나 부하 커패시터를 방전의 관점에서 생각해야 돼.로 커패시터 PMOS를 끄지 않고 Vdd까지 갈 수 PMOS 소스 청구되는 경우 Vdd에 부하 콘덴서 (카스티 야) 그 다음에 PMOS 소스 땅, 자사의 게이트 및 드레인 PMOS로 설정합니다.

그러나 지금은 가정하면 커패시터를 충전 NMOS 대신 PMOS를 사용합니다.당신이 Vdd에 자사의 드레인에 연결해야 할 일이, Vdd에 콘덴서와 게이트 소스 (그래서 자사에서).그럼 콘덴서 충전을 시작하지만, 그 때 전압을 Vdd - Vth에 도달하면 다음 NMOS 끕니다 (이후 Vgs "Vth)와 커패시터 질수 Vdd에게 비용이 청구됩니다.

Simirarly NMOS 완전히 (또는 VSS를 접지 커패시터를 방전 수있습니다 일반적으로), wheareas PMOS에서 VSS만이 그것을 갚을 Vth 수있을 것입니다.

 
난 그가 전송 게이트에 대한 이야기라고 생각합니다.
이유는 같은 kgl_13gr 알려졌다.

PMOS, 들어 때, 자사의 게이트를 GND로 연결된 경우, 자사의 드레인 빈, 그리고 VDD에 빈 양식 0 연결되어있는 높은 전압 (VDD) 전송합니다.다음 출력 (소스)에서 전압 VDD, 그리고 오를 수 PMOS 아직 차례 있기 때문에 | Vgs | = VDD "| Vthp |.
하지만, 만약 우리가 PMOS NMOS로 변경, 자사의 게이트 VDD에 연결하는 이유는 VDD에 출력을 상승 - Vthn, NMOS를 끄고, 드레인 VDD, 출력 (자사 souce)에만 VDD 증가할 수 Vthn, 연결 출력 전압은 일어날 수없습니다.

라이언

 

Welcome to EDABoard.com

Sponsor

Back
Top