질문"왜

[SITA]

안녕 모두,

난 D 램 하나의 기본적인 의심했다.

마찬가지로 우리는 D 램, all 명령 및 제어 신호를 참조하십시오

행 주소 스트로브
열 주소 스트로브
출력 설정
활성화 쓰기

활성 낮습니다.이게 무슨 이유입니까?

논리를 논리적으로 그것을 증명 advanatgeous 수있을 활성이 높은, 높은 전압으로 주어진이 필요할 때 전원 절약해야합니다.

같은 개념을 때, 많은 마이크로 프로세서가 활성화된 적은 재설정 통지를합니다.

제발, 내 의심 대답은, 만약 누군가 그것을 알고있습니다 .......

만약 어떤 하나의, (D 램, SDRAM이, DDR 기술), 동일한 게시물을주십시오 수있는 메모리에 대한 좋은 자료가 있나요?

감사합니다,
SITA는

 

[Guest]

모든 제어 신호를 활성 낮은 사실 이잖아요있습니다.높은 임피던스 컨트롤 라인 근처 신호에 잡음에 의해 비용이 청구 될 수 부유 용량있다.만약 제어 동작을 시작할 수있습니다 TTL 임계값 이상의 신호 전압으로 이동합니다.다른 손으로 방아쇠를 줄 때만 낮은 컨트롤러에서 가져온 것이다 활성이 낮은 신호에있습니다.

장물

 

[Guest]

[No message]

 

[fvm]

그것은 순수한 TTL 유산,하지만의 CMOS와 다치게하지 않습니다.그냥 대회로서, 그 세계의 CMOS 처음부터 적응되었습니다 그것들을 다룬다.그것은 가능성이 TTL의 존재에 대한 지식 살아남을 것입니다.

 

[SITA]

여러분의 소중한 답변 주셔서 감사합니다 여러분.

난 미스터 / 미스 호크의 관점을 이해.그러나 않습니다 길잃은 대문자로 컨트롤 라인에서 그렇게 높은 전압 임계값 분 (말, 2V 교차 수있어 높은 것입니다 게재 LVTTL 로직의 경우).내 호기심의 내가 얼마나 당신을 진술 "제어 라인이 매우 높은 임피던스"해달라고 부탁을 정당화 할 수있다 구?

하지만 미스터 / 미스.fvm 무슨 의미인지 이해하지 못했다.좀 더 명확하게 동일에 수 있습니까?

 

[Guest]

TTL이 입력 임피던스는 -10에서 10m 옴입니다.또한 드라이버의 출력 임피던스 10,000 범위이다.그래서 트랙 바닥 최소 임피던스 이상의 10,000입니다.이 트랙과 드라이버와 몇 가지의 수신기 100 pF 정전 용량은 시간이 몇 마이크로 초 지속됩니다들과 함께.장물

 

[SITA]

감사합니다 당신은 후크.

내 기억에 좀 더 의심했다.이 링크를 배치하는 : -
http://www.edaboard.com/viewtopic.php?p=1103852 # 1103852

사실은 내가 SSTL 논리가 DDR에서 사용되는 지식을 잡는 고역입니다.있으면 좋은 독해 자료가 당신이 나를 도와 줄래?

내가 당신에게, 그렇다면 감사해야한다.

감사합니다 다시 한번
SITA는