질문"예제

[ilikebbs]

시계의 경우 떨어지고 가장자리에 수신기 샘플 데이터 송신기 떨어지고 가장자리에 데이터를 전송하거나 상승 에지 클럭?

그게 FPGA 설계에서 동일한 첨단 클럭을 사용하는 것이 좋습니다 알아.
하지만 첨단 칩 사이의 데이터 전송을 사용해야 하나요?
감사합니다.

 

[Guest]

[No message]

 

[laktronics]

안녕,
만약 수신기와 송신기와 동일한 클럭을 사용하는 경우 송신기가 데이터를 상승 에지와 동기화 후 데이터를 출력 그래서 그것은 수신기가 떨어지고 가장자리에 사용하는 것이 좋습니다 사용할 수 있으며 안정적인 떨어지고 가장자리에, 안심입니다 스트로보 데이터입니다.

안부,
Laktronics