S
sidir
Guest
시스템 칩 모두에 소프트웨어 및 하드웨어가 포함되어있습니다.자바 반드시 소프트웨어 코드를 처리할 수있습니다.일부 연구자들은 하드웨어 설명 언어로 자바를 사용하려면 예를 들어 JHDL 노력하고있습니다.그래서 것입니다 자바 SoCs, SystemC를, SpecC C와 SystemVerilog에서 Verilog에서 이외의 시스템을 설명 언어의 대안이 될 수로 진화?당신이 어떤 아이디어나 조언을해야 하나요?