질문"시스템을

S

sidir

Guest
시스템 칩 모두에 소프트웨어 및 하드웨어가 포함되어있습니다.자바 반드시 소프트웨어 코드를 처리할 수있습니다.일부 연구자들은 하드웨어 설명 언어로 자바를 사용하려면 예를 들어 JHDL 노력하고있습니다.그래서 것입니다 자바 SoCs, SystemC를, SpecC C와 SystemVerilog에서 Verilog에서 이외의 시스템을 설명 언어의 대안이 될 수로 진화?당신이 어떤 아이디어나 조언을해야 하나요?

 
음, 몇 가지 질문에 발생합니다 : 이러한 연구 미쳤어?

자바 HDL을위한?종류 무서운 생각합니다.HDL을 synthetization 있음 / 프로세스의 속도를 매우 자바 구성 방법은 가치가있다 / 운영하고 있으며, 느린 속도 없다.심지어 Visual Basic에서 PC에서 빠르게 자바 그럼.
고려 자바 관행은 현재 자바 프로젝트에서 철수하는 PC의 영역에서 기업의 많은 강제있다.

 
안녕

답변의 일부 부분은 여기에있습니다 :

JHDL

1.h ** P는 : / / www.jhdl.org

* - "마

tnx

 

Welcome to EDABoard.com

Sponsor

Back
Top