A
asicengineer1
Guest
안녕 모두,
내 디자인, 또는 오히려, 그것이 부족의 문제를 직면하고있어 재설정 wrt.
some sections of RTL, which are synchronous sequential blocks, don't have any reset at all and solidify reports these as errors. 이후 회귀와 재설정 가능한 모든 조합이 패스 있지만 어쨌든, 내 디자인에 영향을주지 않으면, 그들은 여전히 오류가있습니다.내가 올바른 방법은 RTL 모르거나과 함께 이런 오류를 극복할 수있는 도구에 몇 가지 제약 조건을 추가하여.
누군가가이 문제를 좀 도와 줄래?
감사합니다!
내 디자인, 또는 오히려, 그것이 부족의 문제를 직면하고있어 재설정 wrt.
some sections of RTL, which are synchronous sequential blocks, don't have any reset at all and solidify reports these as errors. 이후 회귀와 재설정 가능한 모든 조합이 패스 있지만 어쨌든, 내 디자인에 영향을주지 않으면, 그들은 여전히 오류가있습니다.내가 올바른 방법은 RTL 모르거나과 함께 이런 오류를 극복할 수있는 도구에 몇 가지 제약 조건을 추가하여.
누군가가이 문제를 좀 도와 줄래?
감사합니다!