직류 비교 마그마 합성

P

pinkesh2001

Guest
안녕 모두,

두 사람은이 중 최고의 합성 도구입니다 말씀해 주시겠습니까?감사합니다

Pinkesh

 
내가 마그마 합성보다 나은, 그리고 많은 사람들이 생각하는 직류 그냥 어떤 백엔드 마그마 도구를 사용합니다.

 
내가 마그마 Blast RTL 합성 도구를 사용 havent ...누가 마그마 및 DC 사용하는 사람의 의견부터, 내가 DC에 뛰어난 것 같다.

C이 deepchip 문서
http://www.deepchip.com/items/snug04-05.html

제목 : 디자인 컴파일러 대 케이던스 Ambit/Get2chips, 신플리시티의 ASIC, 마그마

네버 앤딩 스토리 : 만약 당신이 마지막으로 해당 데이터 퀘스트의 숫자 좀 봐
RTL 합성 시장 점유율 (2002 년)에, 당신을 찾을 겁니다 :

2002 년도 데이터 퀘스트 RTL 합성 시장 (백만 달러)

Synopsys의 직류 ######################################### $ 132.7 (90 %)
케이던스 Ambit # # # $ 8.8 (6 %)
신플리시티 ASIC의 # $ 2.9 (2 %)
Get2chips # $ 2.9 (2 %)

10 년 전, 그 Synopsys의 아늑한 여행 리포트 쓰고 있었어요
시장 점유율은 87 %에서 91 % -를 3 또는 4를 경쟁사와 요동하고있다
나머지 9 % 이상의 시장의 13 %에 남아 있음.무슨 Synopsys의의
비밀?그들은 디자인 컴파일러 최고의 유지에 대한 편집증 환자군요 - 있음 - 클래스 도구입니다.
때마다 그것을 어디서든, Synopsys의 R & D에 온통 점프 고객의 벤치 마크지면
그것을 어떻게 그리고 다음 개정판에서 수정 디자인 컴파일러를 잃었는지 말야.그래서
Synopsys의 특이한 방법, 그리고 직류 사용자가 큰 케이던스, 마그마에 감사 신세
지속적인 개선을 디자인 컴파일러를 계속 도와 주셔서 및 신플리시티.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />
1.) 자신의 스너그 기조 연설에서, Aart 디자인 컴파일러 2003.12 주장
런타임 영역을 5 % 작고했다, 그리고 DC에서 20 % 상승 50 %를 질주했다
용량.손에 사용자에 대한 귀하의 경험, 있음 Aart 또는 거짓말입니다
여기서 진실을 말하는 건가요?디자인하는 방법에 대해 컴파일러가 스택 않습니다
경쟁사 케이던스 Get2chip, Ambit, 신플리시티의 ASIC, 마그마 Blast
, 네 눈 속에 Incentia을 만드시겠습니까?어떤 합성 지금 사용하고 있습니까?우리는 합성을위한 Synopsys와 막대기.그것은 우리가 "기업의 표준"입니다.
비록 2003.06 이전 버전을 사용 이후 내의 ASIC
자동 판매기하는 것이 좋습니다.

- 론 범위 레이 시온의우리는 직류를 사용합니다.

- 데이빗 Fong의 S3 그래픽스내가 DC 2003-12를 사용하지만, 내 생각에 그 최고의 혁신적인 변화를
다른 회사에서 온 것입니다.아마 케이던스 Get2chips 마그마의
폭발을 만듭니다.

- 마시모 Scipioni ST 마이크로 일렉트로닉 스의경쟁에 대해서는, 내가 인상 케이던스 구매가
Get2Chips의 성능에 매우 긍정적인 영향을왔다
디자인 컴파일러.우리는 단지 디자인 컴파일러를 사용합니다.

- 피에르 Ragon 루슨트의우리는 마그마 Blast 생산을 만듭니다 사용하고있습니다.우리가 칩 밖으로 녹화
마그마의 실리콘을 사용하여 작업했다.최신 직류와 아냐가 발생합니다.

- 조 Dao의 Aeluros, Inc의현재 Blast은 RTL에 대한 직류와 비교됩니다.폭발은 RTL 구현
더 나은 결과와 유사한 때 마그마의 흐름을 통해 복용.

- [Anon 엔지니어]지난 9 개월 동안, 우리는 마그마의 RTL 합성 및 사용하기 시작했습니다
우린 그냥 MHz 이상 (2500/4000v 케이 빌 게이츠, 200분의 166 칩을 우리의 1 차 및 2 차 마무리
각각).여기에 우리가 무엇을 관찰합니다 :

32 비트 리눅스 상자에 5 시간 미만의 - 합성 우리의 전체 칩
하나의 라이센스를 사용합니다.스위칭 생각할 필요도했다 Blast 만들기
Blast를 사용하기 때문에 퓨전을 넘어 자사의 두 가지 추가 단계를.그 동안
누가 우리에게 필요한 모든 '위치'및 수정은 RTL 마그마의 흐름을 이해
'Blast 퓨전 스크립트에서 수정 Netlist'.하나의 스크립트를 칩 만들 잖아!

- 우리는 우리가 한국 P & 인민에 대한 준비가되어 결정 ESP 보고서를 신뢰우리의
내부 지침을 4 % 또는 그 이하의 값을 ESP입니다.가장 중요한
아무 자위대 backannotation하는 합성, 그리고 더 오래 실행
레이아웃 타이밍 경로를 추적의 세션을 디버그할 수있다.

- 우리는 소규모 및 효율성을 중시하는 기업입니다.3 설계 엔지니어
GDS를 위해 12-15주에서 전체의 RTL을 켜십시오.우리 모두의 마이 그 레이션
달 바로 아래에 직류를 사용하여 우리가 누적되는 지식.

- 우리는 아직도 많은 문제를 우연히 만났어.하나는 공식적인 오류가 나타나기 2
충돌합니다.전체 1 주일 이내에 해결했다.하지만 아무도 보여 Stoppers.

방법에 관한 오류 메시지가 개선?줘 더 많은 모델 PT - 제약과 같은
기능 쓰고 싶어요.같은 상수로서 생성에 대한 설정 정보
공식적으로 확인.내 쇼핑 목록을 가지고 있고 사용할 때마다 마그마 AE가
약간의 현실을 복용해야합니다.

- 필 브레넌 WIS Technologies의 Inc의직류 않습니다 QoR의 다른 제품을 계속 것처럼 보이지만 몇 가지있습니다
버전 버그있습니다.난 기대하지 않을 것이다이 제품에서
가지고 있었던 거의 10 년 동안 실행할 수있습니다.

- 선일 Malkani 브로드 컴의우리는 Synopsys의 직류를 사용합니다.절대로 심각하게 이러한 마케팅을 주장했다.
절대로, 다른 사용자와 비교할 때 시간이 없었어요.

- [Anon 엔지니어]우리가 독점적으로 디자인 컴파일러를 사용합니다.우리 Ambit 테스트하는 동안 돌아지만
그것이 충분한 advantadge 직류 이상의 스위치를 정당화했다 찾지 못했습니다.

- [Anon 엔지니어]우리는 직류를 사용합니다.우리는 여기에 개선의 종류 표시되지 않습니다.그럴 필요 없어
용량 문제에 대한 의견이 있지만.우리는 결국 스트레스를하지 않습니다.

내가 Ambit 이외의 도구에 대한 의견이없습니다.Ambit 덜 성숙한 것 같다
여러 분야, 비록 빠른 및 비교 결과를 제공합니다
간단 설계.

- [Anon 엔지니어]직류 중고 2003.12 직류 2003.12에 - 네, 2003.12이다 비교해 크게
개선.우리가 ACS 시스템에서 최고의 아래로 이동하는 방법에 컴파 일할 수 있었어요
이는 꽤 이득을 주요 설계 파티션.

직류 대 Ambit :

Ambit의 타이밍 엔진 (CTE 관련) 엄청 많이보다 빠른 DesignTime입니다
더 좋은 타이밍이 리포트를 실행하는 시간을주는.

디자인 1, 면적 31 % Ambit 더 나은했다.WNS (의해 측정
둘 다 직류 Netlist 및 Ambit Netlist 직류)을 읽고 15 %했다
더 나은, 시청률 16 %를 더했다.DRC는 약간 더 나은 Ambit했다.달리다
같은 시간에 대해, 메모리 사용을 44 % Ambit 더 나은 함께했다.

디자인 2 문제가 있었다.Ambit의 컴파일 모드 분산 (
ACS 시스템의 상응하는 금액) 사이트에서 제대로 작동하지 못했습니다.Ambit도했다
제대로 삽입이 분산 작업을 방해 스캔 버그
컴파일합니다.따라서 우리는 위에서 아래로, 어떤 준 컴파일을 실행했다
80 시간의 런타임!내가 DC와 같은 일을하려고하지 않았다
그것은 단순히 실용적인 의미는 너무 비교되지 않습니다만큼.

정장 확인 () Ambit의 응답을 사용하여 생성된 Netlist
디자인 2에, 우리는 나중에 무엇을 발견하지 못했습니다에서 버그가되었다
Verilog Ambit 프런트 엔드.이미 워싱턴 사이의 다른 차이점했다
Verilog 및 Ambit 해석 몇 가지 재미를 발생 동등한
체크 - 비트와 방법 Ambit 상품에 대한 조심해 예 선택
범위를 벗어났습니다.

일부 Ambit 유용성 코멘트 :

- 케이던스 Ambit 무슨 말을 들어 싸인 품질 타이밍 엔진을 벗어
(CTE 관련), 그래서 당신의 PrimeTime에 Netlist 읽어 들일 필요가있어 귀하의
CTE 관련 업체를 지원합니다.
- Ambit는 자동으로 시간 do_optimize - 예산을 때하고있어
계층적, ACS는 어떤 스타일의 흐름을 위해 필요 obviates 컴파일합니다.
이것은 멋지지만, 당신이 디자인을 평평하게한다는 뜻 않습니다
계층 만일 당신이 싶지 않아 발생합니다.
- Ambit report_timing - false_paths 명령했다.훌륭한.
그렇게하지 않으면 - Ambit "시계는 기본적으로"비동기 사용 ( "@"라고도 함)
귀하의 제약에서 시계를 지정할 수있습니다.에 대한 직류 검색 가능성이 높습니다
시계.이 제약 조건을 다르게 해석 될 수 있음을 의미하는 경우
당신은 모든 경우에 시계를 지정하지 않으면!
만약 신호가 클럭 - check_timing 거짓 경고와 함께 습지 수있습니다
모두 가상 세계와 현실 시계.
- 거기에 "링크를 전혀 이에 상응하는 Ambit에서"명령이야!최적화됩니다
즐겁게 시간을위한 디자인에, 당신에 대해서만 큰 덩어리를 찾을 일이
누락되었습니다.
- 직류 언제든지 동안 다른 DesignWare는 아키텍처를 선택할 수있습니다
편집.Ambit 초기 매핑 및 기간 아키텍처 추천
이것을 수동으로 변경하지 않는 한 남아있습니다.

더 나은 능력과 가능성이있어 보이는 전반적으로 결론 Ambit했다
QOR.그러나, 우리를 위해 너무 많은 문제를 지금 사용할 수있습니다.

- [Anon 엔지니어]우리 Ambit 사용할 수있습니다.그것을 감소 나왔고 우리 12k 인스턴스를 설계 테스트에서
예를 들어 계산합니다.BuildGates 익스 트림 줄이는 좋은 일을 했어
전력, 비록 우리가 이미 공정한 비교 못해서 그래서 읽을 수없습니다
이 일에 너무 많이.케이던스 임대 것이 있기 때문에 우리가 주로 선택 Ambit
그것을 우리에게 2 주 동안, 일년에 두 번 우리가 그것을해야합니다.

- 브렛 Warneke 더스트 네트웍스의아직은 DC의이 버전을 사용하지 않는, 우리는 여전히 2003.03에있습니다.Ambit
유사한 성능을 가지고 나타나지만 기능을 적게하고, 물론,
사람이 디자인 컴파일러 사용됩니다.만약 미래의 메시지를 확인하십시오
직류 2003.12 장점은, 우리가 그것을 보여 할 수있습니다.

- [Anon 엔지니어]난 DC 및 Ambit 사용한 적이 / PKS 몇 년 상호 교환했다.난
Ambit 평균에 약간 빠른 경향을 발견.에 따라
전 영역에 표시된 차이 / 타이밍 성능을 본 적이 회로.에
DDS를위한 combinational LUT (10x256), 직류 시간 동안 자주 휘젓다 것
회로를 뱉어 어떤 signficantly보다 덜 효율적인했다
동일한 스크립트를 실행 이전.그것은 흑인 예술되었다
두 번 동일한 설계를 재현해 봅니다.

구체적으로 Ambit에게 안부 / DC의 비교에서 32 비트 서명
배율 벤치 마크, 지역이 매우 허술과 최적의 타이밍
제약 배 Ambit만큼 크고, 직류했다.DesignWare는 사용
구성 요소는 DC에서 10 % Ambit보다 훨씬 큽니다.다른 디자인을하지만,
내가 어디에 직류 Ambit 멀리 그것을 실행 질식시켜 봤어요.난 할 수 없어
주요 회로를 차별의 원인이 무엇인지 하나의 분리
그들이 다른 것보다 훨씬 더 나은 수행합니다.

- Gord 앨런 칼턴 대학 (캐나다)의내가 DC 2003.12 벤치 표시하지 않았습니다.우리가 사용하는 우리의 마지막 2003.06
디자인.또한 직류에 대한 Get2chips 광범위하게 나타났다.전체에 대한
동일한 기술과 RTL :

- Get2chips 0 %이었다 5 % 영역에서 더 나은.
- 타이밍의 측면에서 만난 두 목표.
- 런타임의 관점에서, 고체 Get2chips 승자했다.
- 도구 출력이 훨씬 잘 Get2chips에서 조직되었다.
Get2chips가있는 방 - 가장 큰 거래를 디자인하기 위해 수는 아니었다
이진 형식 (베이스)이다.하나는 Verilog 및 제약 조건을 작성했다
그리고시 읽기 - Get2chips에 의존합니다.

우린 디자인 컴파일러를 사용하는 시간이 있기 때문에 끝난 Get2chips
평가 후면에 의해, 우리는 충분 합성 자동화 investmented 왔단다
디자인 컴파일러 우리는 그것을 던져 버리고 싶지 않았어요.

- 디팍 Lala 시스코 시스템즈의현재 신플리시티 ASIC을 사용하고있습니다.3~5년 전에 도망 비교
신플리시티 및 Synopsys 사이.신플리시티 쉽게 속도와 원
성능.플러스 Synopsys의 지원 및 지역의 FAE뿐만 아니라 끔찍했었다
거만하고있다.하더라도 Aart 모든 진실을 말하고있다 (나는 그가 추측 에는요
번호 요리 또는 그의 숫자를 만드는 최선의 시나리오를 사용하는 경우
잘) 보면, 자사는 아직 충분히 Synopsys의로 돌아갈 좋지 않다.

- 존 새김눈 모토로라저희는 반도체, 소형 / 중형 버전의 세 가지 유형의 Synplify ASIC을 사용하는
(900분의 400 케이 게이트), 그리고 더 큰 버전 (1.5M 게이트).도구 수없습니다
, 더 큰 버전의 용량으로 인해 처리 그래서 우리는 평가를 중단
신플리시티 때까지 자신의 도구 큰 capcacity 처리하도록 업그레이드할 수있습니다.
작은 버전이 쉽지 우리가없이는 칩 밖으로 녹화
문제.

매체 testcase 문제에 대해서는 다음을 참조하십시오 :

1.빠른 엔진, 그것을 신속 2-3 시간 () 내에서 합성 완료
2.같이 잘지도하지 않는 품질 Netlist 제작의 위대한되지 않습니다
우리의 경우 LG 데이콤 ()에서 공식적으로 확인하고.우리가해야 할 일을했을
LG 데이콤 계층 구조 개선에 매핑의 엄청난 금액입니다.
이후 한동안 매핑을 제공하기 위해 신플리시티되어 수있다
그리고 문제를 해결하기.
3.사용자 친화적인 GUI를 쉬운 방법은 여러 가지 프로젝트 옵션을 실행합니다.
4.지지 계층을 유지하지만, 몇 가지 버그를했다 우리가 켜져
이 옵션을 누릅니다.우린 유지 더라면 STA를 로직 시뮬레이션으로 인해
제약 조건 확인.다시 말하지만, 신플리시티 해결하기 위해 열심히 노력하고있다
이 문제.

전체, 도구, 매우 강력한 빠른 엔진을 지원하는 다양한
산술 기능은 특히 합성 기법.하지만, 이건
여전히 다른 도구와 표준 작업을 충분히 성숙하지
형식, 그리고 아직은 큰 용량을 처리할 수없습니다.

- 하템 Yazbek Oplus 테크놀로지 (ESNUG 422 # 5)정말 Synplify ASIC의 실적에 깊은 감명을 받았습니다.그것을 수행하는
한 시간 안에 우리의 디자인의 하향식 합성 플랫.직류 2003.03, 어서
다른 한편, 수행 조금 넘는 6 시간 걸립니다 하향식
합성.합성에 Iterating Synplify를 사용하여 훨씬 덜 고통스럽습니다
ASIC을 획기적으로 줄일 수 있기 때문에 런타임있습니다.

- 대런 Lasko 후지쯔 (ESNUG 422 # 5)우리는 ASIC의 합성을위한 Synopsys의 디자인 컴파일러를 사용합니다.그러나 신플리시티
FPGA의 특정 요구에 대응이 위대한 일을하고있다
지역 사회와 함께 우리는 우리가 가장하는 도구로 유지하기로 결정
ASIC를 할 때 친숙한 디자인.

- 마이크 디 Jamoos 화이트 락 네트웍스 (ESNUG 393 # 3)직류 런타임이 아직 ASIC에 Get2chips & 신플리시티 비교 무서운거야
직류에 의해 코스와, 메모리 사용량도 경쟁사와 비교할 수없습니다.
직류 주위에 큰 메모리 돼지입니다 (종종 배 다른 어떤 받아야돼).

결과 영역의 측면에서 그것을 신플리시티 ASIC는 것 같아 _may_ 수
최고, 평균,상에서 실행 겨우 2 좋은 테스트 케이스를 기반으로.(좋아,와
2 테스트의 경우, 아직 말) 어렵다.Get2chips 주인 노릇을 지배할 것
중요한 설계 때 타이밍에 온다.사례를 참조하십시오 그러나 우리는 할
여기서 직류 - 울트라 아직 Get2chips 없잖아.신플리시티 ASIC는 너무 멀리 날려 버릴거야
최대 우리는 그것을 던져 하나의 타이밍이 중요한 디자인에,하지만 할 수있는
요행수.아직은 잘하지 마십시오.

기본적으로, 우리의 최근의 경험은 합성을 보여주는 확실히있다
상품과 그들이 원하는 경우는 Synopsys 할 일이 많이있다가
상단에 남아있습니다.그들은 suppossedly DC에서이 새로운 XG 모드는 어떤
2004.06에있는 것들을 개선,하지만 우리는 아직 그것을 테스트했다.

- [Anon 엔지니어]내가 Synopsys의 Ambit 또는 Get2chips보다 나은 생각합니다.

- 에이 브 라함시 Maxim은 통합 제품직류 2003.12 허위 경고 메시지가 많이있다.전 영역을 보지 못했어요
개선.에 대한 속도가 약간있을 수있습니다.하루 종일 일을하지 않았다
비록 내가 그것을 원하는 반나절 작업을 줄일 수있습니다.신플리시티의 ASIC입니다
점점 더 강한가.

- 수 엄마 Spreadtrum 통신 (중국)직류 syn_vV - 2003.12 - SP1에서 엄청난 버그가 우리가 돌아갈 필요가있다
syn_U - 2003.03.그러나, 우리는 직류 syn_vV - 2003.12 - SP1과 비교 했어
케이던스 Get2chips.직류 8 배 빠르게 달려 약간 작고했다
Netlist.왜냐하면 우리 신플리시티를 사용하여 우리는 신플리시티의 ASIC의 평가
FPGA를.신플리시티의 ASIC ASIC 설계에 대한 너무 원시적이다.

- 에드몬드 탐 글로벌 로케이트, Inc의

 
안녕하세요 Pinkesh,직류 전용,
BLAST은 RTL 너무 인상적되지 않습니다

 
내가 마그마, 잘 들었습니다
사람은 이거랬어 아주 좋아요
합성했다.

 
QOR 때 DC에 오면 상단입니다

언제 오면은 RTL에서 Netlist를 가질 시간이 실행 마그마 이건 DC의 첫 번째보다 supercell 개념을 사용하지

그것 마그마 Netlist,이 사실은 지역의 증가하는 버퍼의 많은 추가했다이다

 
누군가 마그마의 합성 도구 대신에 다음의 직류가 될 타이밍을 먼저 고치의 장점을 잃어버린 건 아니 사용하는 DC에 기반, 그래서 타이밍의 흐름을 먼저 고치의 아이디어를 합성 게인 채용하지 않는 이후로 사용하는 경우이 회사의 benifitting되지 않습니다 합성 및 P 스피 만약 틀렸다면 r.correct에 대한 폭발의 융합에 대한 직류.

안부
amarnath

 
0.18um 들어, 직류 시장의 왕이지만 아래 0.13us, 특히 90nm 공정
직류 팝업되지 않습니다.마그마 좋은 도구입니다.

 
종지의 댓글은 RTL 누구 컴파일러 했나요??그것은 RC의 합성에 비해 성능이 직류 superious있다 뭐죠?

 
난 마그마가 더 좋은 VDSM 생각합니다.하지만 지금은 마그마가 다시 사용되는 엔드; 물론, 직류도 좋다.

 
마그마 합성 매우 작은 중간 레벨 디자인, 직류 큰 설계를위한 좋은 좋은됩니다.

 
spauls 썼습니다 :

마그마 합성 매우 작은 중간 레벨 디자인, 직류 큰 설계를위한 좋은 좋은됩니다.
 
난 (를) GMA가 더 강력합니다.만약 당신이 새로운, 당신은 (에) GMA가 난 배워야 할것입니다!올린날짜 5 분 후 :안녕하세요 whizkid :
날 난에 의해 (을) GMA가 사용하는 화산이 라이브러리를 말씀해 주시겠어요 구하는 방법입니다!!!도와 주셔서 감사합니다!
전 (의) GMA가 난 배우고 있어요.난 당신의 도움을받을 것입니다 희망!또 감사!

 
마그마 Blast RTL 합성 "techneque 합성 최신"게인을 기반으로 사용할 수있습니다.
그리고 마그마의 Blast 제품과 함께 부부 단단히했다.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top