지터를 왜 자제 수 FIFO가가?

[alchip]

들어 텍사스 주 & Rx 설계, 우리는 항상 지터를 감소 FIFO를 추가합니다.
좀 설명이나 표시어요?

 

[Guest]

[No message]

 

[Eugen_E]

그것은 질문 아날로그 아니.
입력에서가 FIFO, 데이터 속도가 매우 bursty,하지만 읽기 고정된에 그것은 끝났어.
시작 u는 그래서, 만약 후에 읽어없이 데이터를 삽입, 기간 지터 금액의 일부 입력하는 동안 문제가 될 것입니다 캐시된 데이터가 FIFO에, 안돼.
속도면 독서는 고정되어에 그것의 일을, 출력 데이터 지터가없는 것입니다 비어 제공하지 그것은 FIFO를.입력 데이터가 점점에서 FIFO를 반영하도록 노력하겠습니다 비어, 거대한 경우 지터가 아니 겠죠.빈 출력 지터를 유일 때가 FIFO 보이지 그래서 u는, 때문에 출력 지터가 될거 낮은 정도.
공정 FIFO를하고 기다려 금액의 레벨에 많은 데이터를 캐시가 FIFO에 영향을 미치지 않을 것이 많은 지터 정말, 그 입력 시간을 줄일 필요가 긴 u는, 지터를 정말.

가 FIFO 크기는 타협이다 - 응용 프로그램에서 실시간 당신은 FIFO가 데이터 캐시에 많이 기다릴 수없고 빨리 읽을 시작합니다.