-"주파수 배율

S

shanmei

Guest
안녕,

어떻게 주파수 배율 디자인, 난 donot PLL을하지만, 이는 참고 DFF 만든 주파수 divier과 같은 간단한 회로.누구 아이디어가있다?

감사합니다

 
안녕,

나는 완전히 통해 UR 질문하지 마세요!
어쨌든 만약 통해 UR 찾는 간단한 배율 같은 간단 구분선 DFF를 사용하여

U 탱크에 귀하의 의견의 배수에 조정된와 클래스 C 앰프, 사용할 수있습니다.

희망이 도움이됩니다.하면 불러 다른 방법을 찾으면 나에게 알려주세요!!

감사합니다,

 
shanmei 썼습니다 :

어떻게 주파수 배율 디자인, 난 donot PLL을하지만, 이는 참고 DFF 만든 주파수 divier과 같은 간단한 회로.
누구 아이디어가있다?
 
shanmei 썼습니다 :

어떻게 주파수 배율 디자인 ..
누구 아이디어가있다?

감사합니다
 
당신이 무슨 뜻인지 생각하는 지연 고정 루프를 마우스 오른쪽 단추로.구글에서 검색합니다.

 
maheshkuruganti 썼습니다 :

당신이 무슨 뜻인지 생각하는 지연 고정 루프를 마우스 오른쪽 단추로.
 
DLL을 CPLD는의 시계를 두 번하는 데 사용됩니다올린날짜 13 초 후 :FPGA를

 
desperado1 썼습니다 :

어떻게 신호의 제곱근을 찾는 방법은?
 
Translinear 원칙.비 - 선형 TLP 산술 연산 회로와 쉽게 얻을 수있습니다.전류 모드 회로에 Toumozou이 책의 두 번째 장을과 함께 길버트, 회로 이러한 클래스의 발명가에 의해 작성된 것입니다 시작하는 재료입니다.
http://cas.ee.ic.ac.uk/people/dario/files/E416/translinear-lores.pdf
http://en.wikipedia.org/wiki/Translinear_circuit

 

Welcome to EDABoard.com

Sponsor

Back
Top