!!!!!!!!!!!!! 좀 도와주세요 Verilog> 코드

[ntropy]

내가 필요한 신호 MHz의 수신 1 도움을 표시 듀티 사이클을.출력 번호는 번호를 아스키 /으로 될거 표시 16 진수 값.제발 도와주세요!!

자세한 내용은 뒤로, 난 보드 키트를 사용 해요 스파르타의 601 스타터.인터페이스 레퍼런스 디자인베이스로 사용 제공된 해당 섹션을 사용자 정의가있는 두 번째 탭을 클릭하십시오.사용자는) 비트 8 (허용하도록 선택 제어 비트.목표는 채널을주기 원하는 임무를 선택하는 것입니다이있을 수있는 컨트롤 0000 0001 비트를 선택 보내고가 표시됩니다.목표는주기를 임무 수있는 모니터입니다 위해 내가 가진 10 채널.

 

[Guest]

[No message]

 

[Umair_ali]

당신이 먼저 실행됩니다 디자인은 필요 하시다면의 결정에 주파수를 ...즉 ..... 50MHz를 사용하는 u를 가정해그것은 ...... 신호입니다 (원하는 속도를위한 1MHz) 50을 의미합니다 샘플이 최대.... 그래서 근무 0-50에서 범위를주기 수작업이 신호는 매우 단순하고, 샘플을 곧 다음 ..... 높은 신호가 결정을위한 시간 얼마나그리고 당신은 .... 원하는 결과를 얻을- 채널과 n ...간단히 ..... 복제 코드 n은 시간을.................................... 제어 비트를주기를 계산하는 업무에 대해 각 채널에 개별적으로하지만 출력만을 선택 .난 .... 코드를 업로드합니다아주 빨리요.

희망가 도와!

 

[aftermorning]

Umair_ali 포인트를 얻을 수와 나는 DCM 생각과 메인 클럭을 upconvert하실 수 있습니다.다음 정확성 성능이 더 좋을 것이다.

 

[ntropy]

도움을 주셔서 감사합니다 귀하에 대한 당신 Umair_ali.그것은 매우 감사합니다.전 채널의 각 %로 표시되고있어 사용에 대한 내 그러나 신호를, CLK의 50 MHz의 0-100의 범위를 것처럼 - 어쩌면 내가 말을 오해 뭐 당신이.내가 코드를 희망 귀하의 게시물이 있으며 우리가이 작품 수 있습니다.나는이 문제와 함께 stuggling은 내가 당신의 회신에 대한이야 기다.도움 주셔서 감사합니다 당신을 위해 다시 한번

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="매우 행복" border="0" />

.