조건부 포함되어 코드 범위를 계산하는 방법은

[kel8157]

코드와 코드 합성기에 의해 제거될 수있는 의미가 무엇입니까?

우리는 IP 주소는 3이나 4 개의 모드를위한 설계가 필요하지만, 우리는 단 하나.만약 우리가 호스트 모드에서 사용자 모드를 시뮬레이션할 수 있지만 experssions 소홀히 될 분모로 추가됩니다.

같은 상황을 어떻게 처리할 수 있습니까?우리 Verilog와
NCSIM 사용 / VHDL 혼합 모드를 사용합니다.

디자인은 같은 조항이
포함되어있습니다
코드 :만약 (host_mode = '1 ') 다음

ㅋ ㅋ ㅋ ..

그 밖의

ㅋ ㅋ ㅋ ..

끝;valid_out <= (host_mode 및 val_host) 또는 (안 host_mode 및 val_user);

 

[Guest]

[No message]

 

[pini_1]

디자인의 엑스트라 작은 부분을 왜 귀찮게하는 경우당신은, 내가 AIS는 프로젝트에 대한 취재를하던 일을 좋아할 것
특히 만일 당신 스스로에 의해 취재 보고서를 준비하고있습니다.

프로젝트 설명
http://bknpk.no-ip.biz/First_SCV/aisTB.html

회귀 스크립트
http://bknpk.no-ip.biz/First_SCV/aisScript.html

취재 설명
http://bknpk.no-ip.biz/First_SCV/aisCoverage.html

취재 HTML 보고서를 예를
색http://bknpk.no-ip.biz/TRY/cov_report.html

 

[kel8157]

pini_1 썼습니다 :

디자인의 엑스트라 작은 부분을 왜 귀찮게하는 경우당신은, 내가 AIS는 프로젝트에 대한 취재를하던 일을 좋아할 것

특히 만일 당신 스스로에 의해 취재 보고서를 준비하고있습니다.프로젝트 설명

http://bknpk.no-ip.biz/First_SCV/aisTB.html회귀 스크립트

http://bknpk.no-ip.biz/First_SCV/aisScript.html취재 설명

http://bknpk.no-ip.biz/First_SCV/aisCoverage.html취재 HTML 보고서를 예를 색

http://bknpk.no-ip.biz/TRY/cov_report.html