제목 : Re : 파일 크기는 어떻게 VCD - 레벨 게이트에 대한 시뮬레이션을 최소화하기 위해?

[sjalloq]

안녕하세요,

내가 지난 주에 대한 전력 분석 불러오고 흐름과 사투를하고있어 몇 가지 조언을 받길 원했다.

우리는 디자인 컴파일러 및 전원은 RTL과 ModelSim VHDL 컴파일러와 함께 사용하고있습니다.

순서에서 뒤로 사이프 ModelSim 2 차원 배열에 VCD 때문에 데이터 캡처를 지원하지 않습니다 난 게이트 - 레벨 Verilog Netlist 생성하는 데 파일을 생성합니다.지금까지 내가 VCD를 파일을 생성하는 두 가지 흐름 : 하나, ModelSim 2 사이프 직접 생성하기 위해 사용되는 Synopsys PLI 시도해야하고 vcd2saif 사용 사이프 변환.

PLI 사용되는 Synopsys 매우 느린 것 같았다.작은 블록 수준의 Netlist 시뮬레이션
6 시간 이상했다.비록 근무 매력이 없어, 큰 블록 및 칩 수준에서이 흐름을 사용하고있습니다.

VCD의 흐름에 큰 VCD에 생성되는 경우에는 더 빨리 발생하고 있었고, 난의 SlM 사망 파일을 참조로 전환했다.gzip으로 압축된 파일을 때 난 VCD outptus하고 난 벌써 끝났다고 십삼기가바이트 절약의 SlM 사망했다.작은 블록이있습니다.

질문 :

무슨 게이트
- 수준의 시뮬레이션에서 VCD를 파일 생성에 대한 올바른 흐름이 무엇입니까?만약 내가 모든 그물 전환을 캡처하여 그 파워 컴파일러 내 VCD bloating가 필요하지 않습니다 불필요한 내부 라이브러리 휴대 정보를 캡처하는 거지?하지만 vlog하려면 - nodebug 스위치를 사용하여 내 순차적인 세포의 95 %의 노력이 방해를 캡처.

도와 주셔서 감사합니다.올린날짜 4 시간 16 분 후 :좋아, 나도 내 문제를 발견했다.일반적으로 사용자가 오류가 발생했습니다.내가 사용하고있었습니다 - nodebug 스위치를 모두 내 도서관과 내 Netlist를 컴파일 할 때.

그 미래에 수색 들어, 흐름을해야한다 :

vlib 도서관
vlog - 작업 도서관 - / *. v를 my_mem_cells.v my_cell_lib nodebug
vlog my_netlist.v
vlog my_tb.v
vsim - 패 도서관 work.my_tb

그리고 런타임의 예입, Synopsys의 PLI 사용 VCD 2 시간 동안했다 로깅으로 6했다.

감사합니다.

 

[win3y]

안녕하세요 sjalloq;

난 그 dumpping vcd 또는
노스캐롤라이나 Verilog (Synopsys의 PLI) 사이프는 현재 방법보다 더 적은 시간이 걸릴 것이라고 생각합니다.
날 것으로 추정 금액과 시간을 실행하는 권력의 결과 사이의 관계를 말할 수있다?권력의 결과를 직접 실행 시간이나 금액에 비례하여 증가하지?
감사합니다

Win3Y

 

[Guest]

[No message]

 

[sjalloq]

안녕하세요,

불행히도 전 노스캐롤라이나에 액세스하지 못합니다 - Verilog, 우리는 멘토 집.

귀하의 질문의 나머지 시간 동안 나는 이해를 못하 겠소.전력 측정의 정확성을 어떻게 무엇을 의미합니까 마십시오 합계 VCD의 시간을 생성하는 시뮬레이션의 실행과 관련한 다를?그것만큼 여러분의 자극하여 현실 세계 작업의 정확한 표현이다 상관해서는 안된다.

감사합니다.