접지 전류는 1uA 밴드갭입니다!

L

letan

Guest
나는 지상 전류와 밴드갭을 설계할 필요하면 1uA이다, 나는 기술 TSMC0.25um을 사용합니다. 누가 좀 도와 주실래요?
 
보다 구체적으로. 당신은 무엇을 알고 싶은데요? 뭐 이미 알고있는 거죠?
 
밴드갭 최근 IC 설계에서 너무 일반적입니다. 내가 먼저 그들을 검토할 필요가 있다고 생각.
 
첫번째 u는 켄 마틴에 의해 교과서 아날로그 CMOS 설계 통과
 
당신은 공급 의존도를 피하기 위해 현재의 작은지면이 필요한가요?
 
네, 전 대기 상태로 현재 지상 필요가 1uA이다. 내가 LDO를 설계하려고하고 있습니다. 누가 제게의 CMOS 밴드갭있는 서류를 보여주 실 건가요? 또는 회로? 제발 도와주세요. Thanhks.
 
설정 - 오프 따라서 현재의 거울 당신에게 매우 낮은 전류를 줄 수있는 독립하여 회로를 설계 ... 문제는 여기 어디 ... 미안 명확하게 문제를 이해할 수없는이야 .. 당신이 명확하게 자세하게 모든 문제를 설명할 수있다면 그것은 도움이 될 ...
 
노 부하 상태에서 접지 전류와 나의 밴드갭 (또는 대기) 1uA입니다.
 
귀하의 질문이 충분히 명확하지 않습니다, 당신은 그것을 지정할 수 있나요?하여 회로의 개략도가 중요합니다. mosfets의 저항 또는 너비 대 길이로 조정할 수 있습니다 밴드갭 레퍼런스의 현재 당신이 introduced.it 구조에 따라 달라은 현재 mirror.1uA는 저전력 설계를위한 충분히 작은 아니다 조정하여 쉽게 abtained 수 특히에 전력 management.You의 필드 easilly받을 수 있습니다. [크기 = 2] [COLOR = # 999999] 50 초 후 올린날짜 : [/ 색상] [/ 크기] 질문이 충분히 명확하지 않습니다, 당신이 그것을 지정할 수 있도록 회로의 개략도가 중요한가요?. mosfets의 저항 또는 너비 대 길이로 조정할 수 있습니다 밴드갭 레퍼런스의 현재 당신이 introduced.it 구조에 따라 달라은 현재 mirror.1uA는 저전력 설계를위한 충분히 작은 아니다 조정하여 쉽게 abtained 수 특히에 전력 management.You의 필드 easilly받을 수 있습니다.
 
-> 6V Vout = 1.2v가 대기 상태에서 밴드갭 현재 정지는 1uA이다 빈 범위가 3V : 나는 내 재능 LDO를위한 밴드갭가 필요합니다. 이것은 내 밴드갭 회로입니다.
 
밴드갭의 정지 전류는 1uA 것은 bandgap'power 소비를 의미? 자세한 다시 승 / 패를 낮추고 행운 희망을 봅니다.
 
접지 전류는 저항 값이 뭐죠 후, 1uA입니까? 나는 1M 이상 될 것 같아? isnot 너무 커서 그런가?
 
당신은 대기 중에 전원을 최대 밴드갭 회로를해야나요? 난 당신의 사양 전원까지 필요가 없습니다 것. 당신 밴드갭 회로를 차단 일단 유일한 소비 어쩌면 시작 ciruit으로 인해 수 있습니다.
 
R1을 통해 현재이 너 때문에 sypply, 나는 0.25uA로서, R1의 값이 239M입니다 줘 1uA 때문에, I1 = VTln10/R1입니다. 또한 R0과 R2의 valu을 변경할 수 있습니다. 당신은 매우 작습니다 저항!
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top