전압 배율기 회로 - 조합 이론의 도움이 필요

N

ngmedaboard

Guest
내가 DC 500V 둘 모두에 관한이야 개발 최대 12V에 대한 회로를 필요로하는 부스트 전압 배율 그렇게하실 수 있습니다.나는 폭포는 하나 Villard 전압 doublers의 일명의 솔루션을 기반으로 데이지 체인.내가 접근 생각의 기초를 이해하지만 단계 더 적은 전압을 실질적으로 온 것 같다 번식 온라인으로 건너 회로.나는 그것을 분석하는 데 몇 가지 문제가 있어요) 표시된 두 있던 사이에 죄수와 프로 제한하거나 또한 (궁금한게 있으면 누군가가있을 수있게하는 방법을 설명 이론이 이러한 작업의 디자인.<img src="http://www.ngmdesign.com/voltage_multipliers.jpg" border="0" alt="Voltage Multiplier Circuits - Need help with Theory of op" title="전압 배율기 회로 - 이론 작전의 도움이 필요하십니까"/>감사합니다!

- NGM

 
좋아, 이미지를 고정.지금 그것을 시도에 대해 유감 프로그램 모두에 의해 모르겠 읽을 수없는 이유를 다음 형식으로 파일이 저장되었습니다.

 
두 회로는 작동 flyback에 의존합니다.원칙적으로, 당신은 하나의 다이오드와 V를 달성할 수있는 500.첫 번째 회로는, trippler 두 번째
doubler 층계.회로에서 두 번째로, 당신은 파형이 수술이나하고 있습니다 생략 C5 그것을 먼저 D5를 회로없이 변경
상당히.

"아니 클램프가 개입 필요"입니다 간단히 말해서, 그 중 관계가없는 루프 피드백 기회 출력 전압은 500 V를하여 또는,.

 
난하지만 회로에요 될 제거에서 할 수 D5와 C5 혼란 당신이 언급한 두 번째 거기 cicuit 두 번째에 D5가 없습니다.

경우에는 어떤 방법은 내가 먼저 다소 이해 그럼 그와 각 단계에서 우리가해야 펄스를 결합 전체 체인 교류를 추가 직류 그것을 rectifies.

난 지점하는데, 당신에게 한 짓은 생각하면 나도 같이 회로의 두 번째 이벤트 순서를 전체 아직도 이해 고민에, 나는 내가 필요로 비율을 거의 모든 수있게 만들어 줄 수 있습니다.내가 tripplers를 전압 겁니다 연구.

의 측면에서 더 필요 클램프, 그 관찰 단지 내 자신의 노트.

- NGM등록일 분 후에 7 :또한, trippler도로서, 아직도 500V 근처는 5V를 우리가 안 되겠지?

 
인용구 :

내가 두 번째 회로에서 제거될 수 있습니다 C5 D5를 언급하고 혼란 스러워요.
 
들어 VM이 : 3 단계 Cockroft - 월튼 (작업 그룹) 배율 측면 보조에 제공하는 3 배 증가를.무엇을위한 불에 뭐죠?그것은 무대 배율 작업 그룹 보인다 출력 임피던스의 수 만 증가.그리고 D5를 얻을 것이다 결과를 0.5x에서 적게하고, 생략 C5 언급했다 반대로 어떤 fvm가.

B에 대한 VM이 : doubler에 보조 측면 펌프 그냥 딕슨, 이득을 제공 1.5x.
FET는, 변압기, D2에와 C4가 양식 표준 flyback 셀.
C5, D3 및 D4 양식 1 단계 딕슨 펌프.
C6는 모자는 출력.그래서 가정
1.변압기 2 차 전압 펄스 톤하는 것과 같은, 즉, 동일한 입력 전압, 동등 듀티 사이클과 동등한
2., VM의 이탈의 효과를 감소 capacitances을 무시

VM은 A와 B는 VM을해야 전압을 비교하는 출력을 제공 두번

 
네, D5에 관해서는 나의 오류, C5 (죄송합니다 좀 피곤해.)

똑같은 동의 궁금, 난, 왜 격리 막의 단계까지 대신에 그들은 안 변압기를 사용합니다.그럼 출력을 수습.(당신을 했나요 1:100 의미는?) 난 의심 (패키지 그것은 작은 친절의 비율 올바른 최대 변압기와 단계를 수있을 어려운를 찾을 높은 순서 그렇게 중 약 5uA 포스트 필요한 건 현재 믿을 정류를하는에서 출력 임피던스 쾌활합니다.)

전시 현재 FET는 스위칭 IRF830 아 - 찾고 약 50Hz.
http://www.vishay.com/docs/91062/91062.pdf
내 듀티 사이클은 50:50의 공원에서 볼하지만 완전하지 않다.

인용구 :

flyback 회로의 출력 전압이 아닌 이상적인 장치 매개 변수, 특히 트랜지스터와 다이오드에 의해서만 제한됩니다

또한 변압기 누설 인덕턴스를 손실을 전환.
 
인용구 :

생략 C5과 D5가 0.5x에서 게인을 적게 나타날 수 있습니다.
 
불에 전압 드롭해서는 안 좋아요 - 우리가 그것입니다 통해 몇 UA을 뽑아서 전용.

 
나 자신을 수정하십시오.난 연결된 변압기가 아니라 3 터미널을보고하는 데 실패 GND로 구성 당 일반 flyback의.FET는 전압의 드레인 가정 Vp 0 - 펄스 중 하나입니다.

들어 VM은, fvm가 중복는 바로 그 C5하며 D5가.출력 전압)가 -24이 될거예요 (3Vp.

B에 대한 VM이, 출력 전압 부사장을 막이 될거예요.

이전 변압기를 언급 내가 어떤 경우에는 연결 당신은, 내 이전의 분석 결과가 어떨지는, 당신은 출력을 높은 것을 발견했습니다.올린날짜 분 후에 2 :ngmedaboard 작성 :

불에 전압 드롭해서는 안 좋아요 - 우리가 단지 그것을 통해 몇 UA를 당기고있다.
 
제너 안정기 회로에서 10 MΩ의 저항이 감지기는로드 확인을 효과적으로 아무 작업 사진 일부, 예를 들어 있습니다.
하지만 수술 제어) flyback의 유일한 의미와 관계가없는 (고정 듀티 사이클 또는 피크 전류.전압
제어 루프 솔루션 똑똑 될 것이다.

 
과 2 차 코일의 낮은 쪽 모두 하나입니다 묶었는데.주장> 500V 중 하나를 출력으로 12V 주 입력으로 PK 전환에 회로는 5V 또는 처음에 사건의 및 제품 생산하고있는 회로는 아직 둘 다.

 
번호 매기기에서 핀, 내가 "예상 2 및 측면 4는 같은 낮은 극성, 예 :".그렇지 않으면, 출력 전압
매우 낮은 것이됩니다.애매하지 않은 극성 기호는 기호 회로해야 될 더 나은 표시됩니다.

 
아니, 핀 2와 3은 서로 연관되어 있으며 따라서 극성 같은.1과 4 코일 각각 그들의 긍정적인 측면하는.올린날짜 분 후 2 시간 47 :인용구 :

핀 번호 매기기에서, 그 2, 4와 같은 극성, "낮은쪽으로"예 예정입니다.
그렇지 않으면, 출력 전압

매우 낮은 것입니다.
애매하지 않은 극성 기호는 더 나은 회로 기호로 표시되어야합니다.
 
좋아, 내가 밖으로 투입된 최초의 회로.LTSpice 멋지 네요!<img src="http://images.elektroda.net/90_1266289349_thumb.jpg" border="0" alt="Voltage Multiplier Circuits - Need help with Theory of op" title="전압 배율기 회로 - 이론 작전의 도움이 필요하십니까"/> 의한 측정을 (직접 제작을 감안할 때 어려움의 회로를 위해 다운로드) 시뮬레이션하기로 결정, 나.내가 유도 저항에 변압기 추측했다 야생 떨어져 있지만 그렇게 될 수 인거 같은데.내가 관심있는 누구나 모델을 제공 향신료에 너무 행복 해요.

내가 도움을 필요는 질문을 몇 가지 사용 그럴 수 저에 어떻게의 어떤 변압기 알고 다음과 같은 적절한 유도 저항 계산을위한 방법합니까?

http://www.sparkfun.com/datasheets/Components/General/TTC-105.pdf

감사

 
변압기 데이터 시트)가 누출과하지 않는 주 (포함되어 일 einformation에게 계산 또는 견적 inductances.당신이 그것을 측정할 수있다.

나는 저항을보고 그 직류 변압기 가진 다소 높은.그건 telcom - 자르는의 가격의 하단에 주파수 요청
응용 프로그램입니다.내가 스위칭 주파수에서 더 높은 것이 선호 그것을 운영하고 변압기를 함께 적은 인덕턴스.그것은 결과적으로 작은
크기와 높은 효율.

주파수를하면 인버터 당신이 사랑하는 낮은, 당신은에) 0.35 재향 군인을 사용하여 작은 전원 주파수 인쇄 예 변압기를 (5 월 싶어요
/ DC는 직류 역방향 연결을 위해.그것은 이미 내장 단계를 상당한 비율이 할 수있는 500 V를 달성하기 쉽게
간단한 doubler의 정류기.그것은 작동 주파수를 최고 100까지 몇 Hz로 전환.

 
전압을하면 말은, 그런 듀티 사이클을 대폭 사용했다 하나는 적은 시간에보다 50 % 더 적은 것이 2 배 이상?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top