전송선 효과

[rajesh13]

전송 라인을 지배하기 시작했을 때 효과를 알고 싶어요.거기 주파수에 대한 기준이 존재합니다.예, 만약 우리가 볼 때 회로 설계 시점에서 이러한 효과를 억제하기 위해 무엇을해야합니다.내가 보는 / 원하는 운영 체제 (입력 및 출력)보기의 회로를 가리 킵니다.

 

[yjkwon57]

안녕 Rajesh.

난 거기에 그 목적에 대한 정확한 기준은 생각합니다.하지만, 내가 생각하는 차원 신호 파장에 상대적으로 중요하다.전선을 연결하지 않는 긴 파장의 신호를 처리할 수에 비해 IC 설계에서, 연결 전선을 포함하여 구성 요소의 크기를 상대적으로 작기 때문에, 전송 라인 효과가 발생하지 것이다.하지만 오프 - 칩 부품
- 칩 부품에 비해 매우 큽니다.따라서, 신호 주파수가 높은 경우, 그럼 당신은 임피던스 내가하는
칩의 외부 / O를 핀으로 매칭 회로를 첨부합니다.

안녕 ~ ~ ~

 

[rajesh13]

yjkwon57 썼습니다 :

안녕 Rajesh.난 거기에 그 목적에 대한 정확한 기준은 생각합니다.
하지만, 내가 생각하는 차원 신호 파장에 상대적으로 중요하다.
전선을 연결하지 않는 긴 파장의 신호를 처리할 수에 비해 IC 설계에서, 연결 전선을 포함하여 구성 요소의 크기를 상대적으로 작기 때문에, 전송 라인 효과가 발생하지 것이다.
하지만 오프 - 칩 부품 - 칩 부품에 비해 매우 큽니다.
따라서, 신호 주파수가 높은 경우, 그럼 당신은 임피던스 내가하는 칩의 외부 / O를 핀으로 매칭 회로를 첨부합니다.안녕 ~ ~ ~

 

[Guest]

한 효과는 신호에 지연 시간이있습니다.또 다른 효과가 울리는 reflexions를 생산합니다.
전송 라인 효과 (reflexions) 라운드 때 -
여행 지연 상승 및 하강 시간을 비교하는 것이 중요하기 시작했다.
이러한 효과는 라인에 종단과 완화 위치 : 위해서 reflexions을 피하기 위해 그들은 전송 라인의 특성 임피던스와로드해야한다.
TTL 로직 IC는 설계가 울리는 줄여 내부 다이오드있다.
안부

부터 Z

 

[yjkwon57]

안녕하세요, rajesh13.

비록 우리가 효과를 감지하지 필요 전송선 효과를 항상 - 빈도도 낮은 경우에 발생합니다.
효과에 대한 그 이유는 기생 inductances 및 capacitances의 존재입니다.이러한 기생 구성 요소는 물질 특성 등 다양한 요인에 의해, 컴포넌트, 컴포넌트
등 가까운 - 의해 실제 관계가 영향을받는 형태
따라서, 내가 말할 수없는 질문에 대한 정확한 답변을했다.그리고 reuirements 프로젝트의 apllication 사양에 따라이 효과를 용납.
하지만, 그 간단한 시뮬레이션에서 얻은 하나의 수치를 보여 드리고 woould.하지만, 불행하게도, 난 그림 게시 할 수없습니다.만약 당신이 그림을보고 알려주처럼 전자
- mail 주소 또는 어디 업로드할 수있는 URL입니다.전송 라인에서, 임피던스 매칭은
매우 중요하다 따라서, 내가 생각하는 반사 계수이므로 귀하의 질문에 대한 답변을 얻을로 조사를 받게하는 것입니다.
반사 신호, 즉 그림의 () 유감을 Accoding, 기생 요소의 값이 큰, 라거 금액, 회로 작업의 효율성이 떨어지는.만약 당신이 relavant 매개 변수 값을 얻을, 그럼, 당신은 명백한되는 주파수를 전송 라인 효과를 확인할 수있습니다.
이러한 매개 변수를 측정하기 어렵다 이후, 그들은 몇 가지 일반적인 매개 변수를 사용하므로, 당신은 안전을 위해 여백의 양을 고려하게됩니다.

안녕.