전력 분석 직류를 사용하여 Synopsys의

[vivek_p]

프로세서의 설계에 Verilog 간단한 방법 수있는 동력은 Synopsys의 DC를 사용하여 발견 할 수

 

[nashim]

vivek_p 작성 :

간단한 프로세서 Verilog로 설계된 어떻게 전원이 Synopsys의 DC를 사용하여 알아낼 수 있을까?

 

[Guest]

[No message]

 

[itsmeteja]

전원 인식 네트리스트는 연결을 전원됩니다있다 논리.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="미소" border="0" />

올린날짜 분 후에 3 :비벡는 RTL (Verilog)의 요구와 기술을 합성 수 타겟팅 다음 라이브러리를들을 수있는 사용하여 프로세서를 사용하여 몇 가지 Synopsys의를 / 시퀀스 요소를 활동 / 아파치 도구를 제공한다면 당신이 힘을 얻었 vectorless.