적분기 포화 문제

[finerain22]

나는 시그마 - 델타 변조기에 뉴 커머입니다. 지금 내가 Matlab에서 이상적인 시뮬레이션을 = 13bit 주먹 두 위해 SDM, ENOB 작업과 통합의 출력 스윙을 찾는 것은 - 3V 여기는 Matlab의 디자인을 ~ 3 V하지만, 3.3V 트랜지스터의 설계에 사용되는을 의미합니까 부적 절한, 난 계수의 다른 세트를 선택할 수 있나요? 또 다른 문제는, 시그마 - 델타 변조기 (Schreier)로 교과서 Intorductio에서 chaper의 discribs 예제 회로가 있습니다. 저자는 단위, 실제 전압 unitless 양식에서 일부 변환을 수행하는 디자이너로 하나를 사용하여 Matlab으로 시뮬레이션에 의한 예약했다. 이것은 스케일링이나 denormalization의 통합 출력 스윙 영향을 것입니까? 왜?

 

[finerain22]

전압 scalling 후, 통합의 출력 스윙은 SDM을 사용하여 verilog를 모델 Matlab 모델을 사용하여 SDM 모델과는 다른, 어떻게 이런 일이까요?

 

[ShaunZ]

[인용 = finerain22] 전압 scalling 후 사용 SDM의 통합의 출력 스윙 verilog가 - 모델이 어떻게 일어날, Matlab 모델을 사용하여 SDM 모델에서 어떻게 다릅니까? [/ 인용] 당신의 verilog - 모델에 따라 달라집니다. 동안 matlab 모델 관심의 수학 문제는 대부분의 연산 - A 모델은 이러한 고려 채도, 오프셋 등으로 nonideal 요인을.

 

[finerain22]

[인용 = ShaunZ] [견적 = finerain22] 전압 scalling 후 사용 SDM의 통합의 출력 스윙 verilog가 - 모델이 어떻게 이런 일이 생길 것입니다, Matlab 모델을 사용하여 SDM 모델에서 어떻게 다릅니까? [/ 인용] 그게 당신의 verilog에 따라 - A 모델입니다. matlab 모델 관심의 수학 문제는. [/ 인용] verilog - A 모델에서 opamp를 모델로 전압 제어 전압 소스를 사용하는 동안 대부분의 조합 - A 모델은 이러한 고려 채도, 오프셋 등으로 nonideal 요인을, 이득 오프셋 및 채도가 염려되지 않습니다, 2000입니다. 시뮬레이션 시간이 길어 의한 accumalted 오류가 verilog - A 모델은 matlab 모델에서 diffence을 보여줍니다, 너무 큽니다. 이것은 아마 가리 킵니다. 답장을 보내주셔서 감사합니다.