저전압 앰프의 Archtitecture

M

mallikarjun

Guest
안녕하세요, 전 90dB의 이득, 850Mhz의 대역폭, 1.8V 및 0.5V의 입력 스윙의 공급 전압과 증폭기를 설계 싶었어요. 입력 공통 모드 전압은 0.8v 주변입니다. 이 사양에 대한 모든 아키텍처 appriciated됩니다. 사전 Mallikarjun에 감사
 
당신은 낮은 공급 전압으로 큰 이득을 원한다면 보통, 당신은 (적어도) 2 단계 증폭기를 사용해야합니다. 결국 첫 번째 단계에서 사용할 수 있습니다 테크닉을 증폭 습득합니다. 그러나 건축의 가능성과 선택이 요구 사항의 개수에 따라 달라집니다 : - 피드백의 유형 (. SW capac / 저항) - -로드 값 -로드 (모두 / 단 용량성 / 단지 저항)의 종류가 언급되는 대역폭은 어느과 루프 이득을 폐쇄? - 앰프는 단위 이득 구성에​​ 안정을 져야하지 않나. - 차동 / 싱글 종료된 출력? - ... 감사합니다
 
두 번째 극 주파수는 출력 스테이지와 부하 커패시턴스의 transconductance에 의해 정의됩니다. 당신이 90dB 최대의 DC 게인을 높이려는 경우 두 단계 설계 출력에 긴 채널 장치를 사용해야합니다. 그것은 출력 스테이지의 게이트 모자와 transconductance 만든 삼분의 일 장대를 만들 것이다. 그래서 자연 충돌이 있습니다. 해결책은 병렬 2 단계 및 3 단계 디자인이 될 수 있습니다. 나는 몇 년 전에 5V에서 유사한 사양으로 통합 바이폴라 디자인을 보았다. 그러나 0.18u으로 가능한 실현될 수 있습니다.
 
나는 speci은 90dB이다 그래야, 당신이 ADC 앰프를하려는 생각, * 50MHz, 당신이 더 많은 종이에 전류 모드 amplifer를 참조할 수 thinnk. 저전력 / 고속 ADC는, 그들은 전류 모드 A를 사용하여
 
안녕하세요 * 앰프 폐쇄 루프 게인 2입니다. 1Vpp의 차동 입력 스윙과 * 완전 차동. *로드 capactive이며 1pf 주변 * 예, 그것이 화합 이득 의견에 안정해야한다.
 
있다면 F-3dB = 850MHz 2의 이득과 이득 대역폭 제품 GBW해야 = 1.7 GHz의 (필자는 0.5의 피드백 계수를 가정하고 -이 앰프는 SW 커패시터 회로에 사용되는 경우이 낮은 때문일 것입니다 앰프의 입력 캡으로 - 상황은) 최악 다네. 당신 단위 게인 증폭에 안정성을 원한다면 두 번째 기둥은 = 3 * 1.7 GHz의 = 5.1 GHz의 F2보다 큰 주파수에 있어야합니다 .... 2 단계 밀러 증폭기에서 두 번째 기둥은 gm2가 출력 스테이지의 transconductance입니다 F2 = 1 / (2Pi) gm2/CL에 의해 주어진다. > 크고 전류 - CL = 1pF의 경우 당신은 꽤 인상적인 가치 gm2 = 53 MS을 보유하고 있습니다. 큰 전류를 통해 아마도 출력 트랜지스터의 커패시턴스는 CL 비교입니다 ... 당신은 2 게인을 가지고 항상 앰프를 사용하려면, 앰프는 단위 이득 구성에​​서 안정 될 필요 없을 수도 있습니다. 즉, F2 = 3 * 850MHz = 낮은 2.55 GHz의 그 이전의 값 (하지만 여전히 꽤 "chalenging"값). 마지막으로 또 다른 문제는 필요한 큰 전류가 앰프의 게인이 부족하게 될 것입니다. > amplifer의 게인이 gm.r0 조건에 달려 있기 때문에 낮은 될 것이다 - 당신이 전류를 증가하면 GM이 증가되지만 트랜지스터의 R0가 빠르게 감소하기 때문에 발생합니다. 당신은 세부 사항을 긴장 질수있어?? [/ 코드]
 
친애하는 맥스웰, 죄송합니다, UGB = 850MHz 및 F-3dB = 425MHz. 앰프 게인 (2) 상수입니다. 또 접힌 cascode 입력 스테이지와 공통 소스 두 번째 단계와 두 단계 밀러 보상 증폭기를 사용하여 생각하고 있습니다. 우리 때문에 나는 접힌 cascode 첫 번째 단계에 게인 부스터를 사용하여 생각하고 그걸 내려갑니다 증폭기의 전류 이득을 증가하기 때문에 귀하가 정확한지. 그래서 맥스웰에 대한 당신의 생각은 무엇 이오.
 
좋아, 그럼 요구 사항은 그 미친 없습니다. 귀하의 솔루션은 되네요. 아마 당신이 첫 번째 단계에서 증폭 게인을 사용해야한다는 것에 동의합니다. 나의 충고는 당신이 먼저하지 않고 디자인을 만들고 얼마나 이득이 "누락"되어 볼 수있다는 것입니다. 아마 증폭 이득은 채를 / 도입 제로 인해 주파수 보상을 복잡하므로 한 번에 한 걸음 더 갈 수있는 좋은 솔루션입니다 아시다시피. 첫 단계의 출력에 신호 스윙 때문에 두번째 단계의 게인이 적은 것입니다. 보조 기둥은 높은 주파수에 있기 때문에 그래서, 아마도 (입력 및 출력 공통 모드에 따라 다름) 아직도 (접으면되지 cascode) cascode 증폭기를 사용할 수 있습니다. 이것이 가능하면 신속하게 분석할 수 있습니다. 당신은 2 게인과 함께 항상 앰프를 사용하려고하는 경우 UGB에 안정성을 보장할 필요가 없습니다. 기본적으로 당신은 오직 보조 기둥 3 시에이어야합니다 즉, 425 MHz로 좋은 위상 마진을 보장해야 * 425-4 * 425이 아닌 3 * 850-4 * 850. 마지막으로보다 나은 결과를 제공할 수 있습니다이 단계 앰프의 밀러 보상에 대한 대안이 없습니다. 이에 Razavi 도서를 확인할 수 있습니다 (그것은 설명을 가지고 있는데 그것이 또한 확인해야 참조를 가지고있을 것.) 나는이 도움이 되었으면 좋겠. 감사합니다
 
> 제가 알고있을, 어떻게 당신이 이것을 구합니까 - maxwellequ 안녕하세요 저는 F2는 = 3 * 1.7 GHz의 = 5.1 GHz의에 관해서 몇 가지 질문이 있어요? u는 어떤 수식을 사용했습니까? 조금 혼동. 감사합니다. 있다면 F-3dB = 850MHz 2의 이득과 이득 대역폭 제품 GBW해야 = 1.7 GHz의 (필자는 0.5의 피드백 계수를 가정하고 -이 앰프는 SW 커패시터 회로에 사용되는 경우이 낮은 때문일 것입니다 앰프의 입력 캡으로 - 상황은) 최악 다네. 당신 단위 게인 증폭에 안정성을 원한다면 두 번째 기둥은 = 3 * 1.7 GHz의 = 5.1 GHz의 F2보다 큰 주파수에 있어야합니다 ....
 
전원 공급 장치 전압이 1.8V입니다 안녕 난 이후 cascode 단계 또는 텔레스코픽 단계는 적합 생각지 않는다. 내 말이 맞지? THX
 
예, 텔레스코픽 A에서 VDD에서 GND와 1.8 V ~ 5 트랜지스터 약간 허벅지가있다, 바로 아마 ... 3 * 계수에 관한 어떤에서는 설계 단계에서 사용되는 엄지손가락의 규칙입니다. 당신이 피드백을 적용할에서 두 극 체계를 갖고있다면, 주파수 ~ 3 회 폐쇄 루프 - 3dB 주파수에서 두 번째 기둥이 있어야합니다. 이것은 합리적인 위상 마진 (그래서 60-70 º 이상 ...) 보장합니다.
 
나는 접힌 Cascode 토폴로지 당신이 필요를 충족합니다 생각합니다. 어때 슬루 레이트, 전력 소비, PSRR, CMRR ... 당신은 이들에 의해 제한되지 않습니까?
 
그것은 당신이 당신이 너무 CMFB 회로가 필요하다는 결론 완전히 differantial 증폭기를 실현하는 데있는 것으로 보인다. 이 회로를 수령할 때 그러나 carefull이어야합니다. 말하기 즉, CMFB 귀하의 출력 스윙을 제한할 수 있습니다
 
해당 응용 프로그램의 경우 당신은 전원을 저장 교환 콘덴서 CMF를 사용해야합니다. 제가 선호 arquitecture에 대해 마찬가지로 입력 단계 두 번째 단계의 출력과 함께 cascode 개어. cascode 보정 higer 대역폭을 제공합니다. Bastos
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top