작업 합성

V

vaf20

Guest
안녕
난, "상상 "수술은
아주 기본적인 문제에 관한 위의 간단한 예제 issue.for.
유로 많은 구조 및 알고리즘을 추가할 - 영역 사용이나 속도를 제쳐은 압니 -
난 operation.the 빠른 알고리즘과 높은 영역을 사용하거나 사용 저속 한 작은 면적을 추가 내 구현 두 신호 또는 제 HDL을 code.how 합성기에 변수를 추가하고 싶어?
알고리즘? 어떻게 다른 알고리즘을 방해할 수있는? 유의 합성기 빨리 사용량에 따라 하나와 높은 지역하지만 내 디자인에 속도 그래서 저속 한 추론이 필요하지 않았다 사용할 수있습니다.
plz 도와 및 muliplication과 같은 다른 작업에 대해 자세히 언급했다.
사전에 tnx

 
안녕 vaf20 :

이 도구를 사용하는 경우에는 추론하지 않으면 adder 구조를 결정할 것입니다

당신이 필요 specifed 타이밍에 따라 입력합니다.

만약 당신이 도구를 사용하여 당신에게 원하는 strcuture 싶다면, instiantiae

그것 또는 당신의 기본 게이트를 사용하는 구조를 설명할 수있다.

wang1

 
tnx wang1
예, 또 내가이 사건에 앞서 adder synthesiser 사용 찾았는지 들어보세요 - 가장 빠른 ALG.-하지만 난 합성기를 변경 리플 adder 수행으로 내 또하고 싶어.
언제 누구에 도달 '* 합성기를 사용하는 알고리즘을 알고 있나'?
tnx

 

Welcome to EDABoard.com

Sponsor

Back
Top