자일링스 FPGA 2006

[EDA_hg81]

사고함으로써, 우리는 LVDS 출력은 2.5V에서 3.3V의 신호를 기판에 Vcco 연결되어있다.

우리는 여전히 프로그램 내에서 LVDS 수준으로하지만, 밖에서는 I / O 전압은 3.3V 신호를 할당할 수있습니다.

우리는이 문제를 해결하려면 어떻게해야합니까?

우리는 PCB의 수정 시간이 필요하지 않습니다.

모든 제안을 부탁드립니다.

 

[Guest]

[No message]

 

[Gunship]

EDA_hg81 썼습니다 :

사고함으로써, 우리는 LVDS 출력은 2.5V에서 3.3V의 신호를 기판에 Vcco 연결되어있다.우리는 여전히 프로그램 내에서 LVDS 수준으로하지만, 밖에서는 I / O 전압은 3.3V 신호를 할당할 수있습니다.우리는이 문제를 해결하려면 어떻게해야합니까?우리는 PCB의 수정 시간이 필요하지 않습니다.모든 제안을 부탁드립니다.