자일링스의 환경에서 FPGA의

[richardyue]

안녕하세요, 회원,
자일링스 소프트웨어 있음, 후에, 그것은 "포스트 합성 시뮬레이션 모델 생성"이 표시됩니다 구문을 확인 했어요.게시물을 여기서 무슨 뜻 이죠?단어 포스트 "포스트 또한 출구 번역 시뮬레이션 모델", "사후지도 시뮬레이션 모델"등 전혀 모르겠 우리가 왜 우리가 FPGA를 디자인해야합니다.누가 나를 위해 그것을 설명해 줄 수 있습니까?미리 감사드립니다.

 

[tkbits]

접두사 "게시물" "이후"라는 뜻.

포스트 합성 엑스 엑스하거나 존재 합성 단계를 거친 일을 의미합니다.

 

[Guest]

[No message]

 

[echo47]

그것은, 그래서 그것을 올바르게 HDL을 컴파일된 코드를 확인하는 좋은 방법 합성기의 Ouput 시뮬레이션.당신은 포스트 합성 모델을 생성, 그것을 시뮬레이션 그리고 만약 아직이 예상대로 작동을 참조하십시오.

시뮬레이션을하는 동안, 당신은 또한 ()와 지연 시간을 혼동 될 수있는 모든 내부 FPGA 신호가 나타납니다.이것은 시뮬레이션을 일반적으로 많이 원래의 행동을 시뮬레이션을보다 느리게 실행됩니다.