-"자일링스는 라우터 경고

[Osbourne]

때 장소와 경로를 내 자일링스 디자인, 나는 다음과 같은 메시지가 나타납니다 :

경고 : 루트 - CLK 넷 : clk_buf
과도한 왜곡 수도 있기 때문에 3 CLK 핀에
경로 CLK 템플릿을 사용하지 못했습니다.

그게 무슨 뜻을 최적화 할 수있는가 /이 경고를 회피?

 

[r_e_m_y]

안녕하세요 Osbourne,

귀하의 설계의 입력으로 3 클럭 신호를 필요로 보이는 두 클럭 경로를 사용할 수있습니다 (버퍼 글로벌 경로) ...
어떤 대상 장치합니까?
정말 3 입력 클럭이 필요하십니까?

 

[Osbourne]

안녕,

내 디자인 하나만 입력 클럭있다.
내가 버텍스 II에 xc2v6000 장치를 타겟팅할 수있습니다.

 

[Guest]

[No message]

 

[nand_gates]

여기에 보고서를 통해 UR 합성에 게시할 수 있습니까??

 

[ukapil]

당신, 수신한 시계 논리를 구현 코드의 부분을 보낼 수있습니다.
당신은 FPGA의 clkin 핀 해봤니?만약 거기에 왜곡되지 않을 수있습니다.
당신 DCM 해봤니?또한 이미 왜곡 수있습니다하지 않는 경우 다음.
마지막으로, 당신은 BUFG 통해 CLK 준거야?

 

[Osbourne]

안녕,

네, FPGA의 clkin 핀을 사용하고 난 DCM 사용 해왔다.
내가 DCM 인스턴스를 자동으로 BUFG 같아요.