임계 경로를 선택하는 방법

[kurukuru]

안녕,

내가 얼마 안돼서 seft - 공부 FPGA가있어 꽤 중요한 경로에 대해 이해가 안 돼요.내가 정말 무슨 의미 상기 다른 하나의 중요한 경로를 선택하는 방법을 알 수 없어 이해가 안 돼요.어떤 하나의 방법 또는 몇 가지 힌트를 찾을 수있는 링크를 제공하거나 내 대답은 제게 알려주 시겠어요?

감사합니다.

(아직은) kurukuru

 

[vlsi_whiz]

임계 경로는 대부분의 지연과 관련된했다의 경로입니다.종합하면 FPGA를 위해 설계 / ASIC 및
그것을 억지로 ..경로도 제로 지연됩니다 ..거기에이와 관련된 ns의 또는 ps 이하의 관점에서 지연의 일부 금액이 될 것입니다.

최장 지연 경로는 임계 경로라고합니다.임계 경로 ckt의 작업의 최대 주파수를 결정합니다.디자인 1/8ns
= 125MHz 될 2ns, 4ns와 8ns, 8ns 지연과 운영 주파수와 최대의 경로가 될 임계 경로의 지연과 경로가 있다고 가정합시다.

 

[kurukuru]

안녕

vlsi_whiz, 답장을 보내주셔서 대단히 감사합니다.

귀하의 회신에 그 프로그램이 자동으로 내게는 언급 중요한 경로를 선택합니다 추정할 수 따르면?

감사합니다.

 

[vlsi_whiz]

후 타이밍 분석을 수행하는 네, 합성 도구를 사용하면 중요한 경로가 표시됩니다.그런 다음 추가 지연을 줄이기 위해 운영 주파수를 향상시킬 수있는 디자인을 억누르다.

 

[kurukuru]

안녕,

vlsi_whiz, 무척 친절하게 답장을 보내주셔서 감사합니다.