인터페이스"2

[rashidy]

안녕하세요 모두;
나는 한 사람의 또 다른의 보호입니다 2 프로세서를 탑재한 시스템을 설계합니다.
데이터와 주소 버스의 아키텍처에 대한 좀 도와 주시기 바랍니다.

안부 인사

 

[aurgathor]

무엇에 대해 "보호"무슨 뜻 이죠?내결함성 시스템, 우연히?

어떤 경우에는 데이터와 주소 버스 아키텍처를 꽤 많이 CPU를에 의해 결정됩니다.물론, 당신도 설계가 CPU의, 어떤 숙제 같은 경우에는이 소리 날 ....

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="윙크" border="0" />

 

[Guest]

[No message]

 

[rashidy]

프로세서 SDH 등 STM의 컨트롤러 보드에 사용됩니다 - 4 system.We이 스탠드는 뜨겁다 중복 컨트롤러 보드 설계 싶어요.우리는 이러한 디자인에 대한 정보를 완료할 수없습니다.만약 당신이 어떤 문서이든는이 관계에 도움이 될 수있는 우리에게 우리가 감사를 제공할 것입니다.
한편, 우리는 멀티 문제 슬롯을 사용하는 방법은 다음 경로를 주소 버스와 데이터 버스, 어떤 아키텍처에 대한 (보드) 설계, 특히있다.(예를 들어, 일부 디자이너를 사용하여 마스터 - 슬레이브 구성을 자신의 디자인을 기본 카드 (컨트롤러와 다른 카드 노예 컨트롤러)).만약 당신이 우리에게 몇 가지 정보를주고 우리는, 이것에 대해 좀 있지만, 너무 감사합니다.

감사합니다

 

[aurgathor]

면 요리를 찾아 책에 접근, 그 사건에 대한 찾기 어려울 수있습니다.

하나의 컴퓨터 아키텍처에서 정액이 묻은 책 중 하나입니다 : "컴퓨터 구조 : 정량적 접근"헤네시와 패터슨있습니다.그것은 당신이 무엇을 필요로 가장어야 읽고해야 진짜로 그것의 해당 부분을 이해합니다.

나는 완전히 당신의 핫 스페어 뒤에 추론을 이해하지 않습니다.오래 운영 조건에 적절한 범위에서 (대부분의 온도 및 전압) CPU의 위치로서 일반적으로 실패하지 않습니다.하지만 실패가 가정,하지만 그때 보자 어떻게 하나 여분 실패를 감지합니까?당신은 아마 많은 치명적인 결함을 감지할 수 있지만 조기에 Pentiums 부동 소수점 버그 () 불가능 옆에있을 것입니다과 같은 미묘한 버그를 감지.

어디에 필요한 최대한의 안정성을 출력하는 경우 2 동의 한 3 CPU가 모두 동일 병렬 계산하고, 사용이 투표를 사용할 수있습니다.그리고 만약 CPU가 주어진 기간 동안 여러 번 잘못된 결과를 생성, 하나 그것에 결함이있어 그것을 비활성화 결론을 수있습니다.겨우 2 CPU와 함께 한 그들 중 하나가 실패했다 (또는) 잘못된 결과를 생산하지만, 어느 하나가됩니다 비트, 특히 실패하는 경우 일시적 힘들 나쁜 일어났나 결론을 수있습니다.