-"인가 합성

[appu1985]

코드 :

모듈 OUT2 (CLK, 일본, 승, y를, 사이, psw, 미납);매개 변수 lrate = 0.1;입력 [7시] j를;

입력 [12시] y를;

입력 [7시] 사이;

입력 [4시] 승;

입력 [4시] psw;

입력 CLK;[12시 reg] D 조;

] 아웃 [20시 reg;

] 임시직 [20시 reg;

[20시] temp1 reg;

[15시] y2가 reg;

[20시] w1 reg;출력 [20시] 미납 사실이 있군요;

철사 [20시] 미납 사실이 있군요;항상 (posedge CLK) @

시작

d 개 "= lrate * y를;

밖으로 "= D 조 * 크사이;

땜빵 "= 아웃 W를;

y2는 "= 승 [일본] * y를 [일본];

temp1 "= psw y2는;

w1 = 온도 - temp1;

끝

미납 = w1 할당;endmodule

 

[kishore2k4]

당신이 진정한 가치로 lrate 매개 변수를 선언하는 경우가 첫 번째 자리에 어떤 오류가 그렇다하더라도 그것을 합성되지 않습니다 않고 컴파일.

 

[Guest]

[No message]

 

[appu1985]

게다가 다른 모든 매개 변수를 가지 확인을 누릅니다.

 

[kishore2k4]

kishore2k4 썼습니다 :

당신이 진정한 가치로 lrate 매개 변수를 선언하는 경우가 첫 번째 자리에 어떤 오류가 그렇다하더라도 그것을 합성되지 않습니다 않고 컴파일.