-"이유는 현재의 거울?

T

tomhive

Guest
안녕 얘들아,
난 우리가 MESFET & PHEMT에의 CMOS 전류 미러 토폴로지 및 필요가 없어요.무엇을 기본 reson입니다.
감사합니다

 
내가 원하는 기술이 될 수있습니다 (BJT, 모스 등)을 현재의 거울이 필요합니다 / 사용 읽을 것 같아요.그들은 기본적인 블록 중 하나를 사용하여 선호하는 것이다.그리고 만약 그들이 어떤 기술이 있기 때문에 현재 좋은 그 기술의 거울을 가지고 불가능 다음되어야 사용되지 않습니다 (이것은 '내 지식을 현재에서 그냥 추측 아날로그') 사용 거울.

 
간단한 답이지만, 포화 영역에있는 모든 MOSFET을 만들어 준 상수를 얻을 transconductance.

 
보기 Sedra & 스미스 제 4 판 제 6 장 차동 증폭기와 다단

MESFET의 채널 길이 변조 MOSFET을보다 0,1와 0,3 λ 사이에 있기 때문에 브이 큽니다 ^ -1

우리는 높은 출력 저항을 달성하기 위해, 반도체 소자에서 다른 기술은 현재 미러에서 다른 필요합니다.

예를 들면 :

GaAs 우리는 버몬트 묵시적인 채널이 - 고갈 MESFET "0

** 단순 전류 소스 : MESFET VGS와 함께 = 0, 대승 문제

** Cascode 다른 MESFET의 단순 현재 souce 위해, 출력 임피던스 증가

** 그 드레인과 소스 사이에 넣어 전압 이득 1 (밀러 정리)에 접근 bootraping 회로와 출력 저항 증가.

그리고 기타 등등

 
teteamigo 썼습니다 :

보기 Sedra & 스미스 제 4 판 제 6 장 차동 증폭기와 다단MESFET의 채널 길이 변조 MOSFET을보다 0,1와 0,3 λ 사이에 있기 때문에 브이 큽니다 ^ -1우리는 높은 출력 저항을 달성하기 위해, 반도체 소자에서 다른 기술은 현재 미러에서 다른 필요합니다.예를 들면 :GaAs 우리는 버몬트 묵시적인 채널이 - 고갈 MESFET "0** 단순 전류 소스 : MESFET VGS와 함께 = 0, 대승 문제** Cascode 다른 MESFET의 단순 현재 souce 위해, 출력 임피던스 증가** 그 드레인과 소스 사이에 넣어 전압 이득 1 (밀러 정리)에 접근 bootraping 회로와 출력 저항 증가.그리고 기타 등등
 
MESFET 우리는 (활성 부하, 높은 저항), CMOS에서 현재의 거울처럼 전압 이득에 대한 도움이 전류 소스 필요합니다.만약 우리가 하수구에서 (enhnancement NMOS) 또는 컬렉터 (NPN BJT), 반도체 장치가 필요 낮은 게인이 높은 저항을 넣어 (편견에 비례 GM은 [드레인 | 컬렉터] 현재 활성 영역에 남아있습니다.활성 부하, 우리 특파원 증분 출력 저항 ()) 높이 (wichever 이득 편견을 구하십시오.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top