이상한 FSM 행동

P

Pavelll

Guest
친구 안녕하세요! 내 프로젝트에 FSM을 사용하고 매우 이상한 동작합니다.
Code:
는 항상 @ (*) 케이스 (state_global)는`기다려 (wait2pass) state_next_global =`통과하면, 다른 사람 (wait2work) state_next_global =`작업하는 경우, 다른 state_next_global =`기다려,`패스 : IF (pass2wait) state_next_global =` 기다려,`직장 : IF (work2wait) state_next_global =`대기; 기본 :; (! RSTn) state_next_global =`PASS endcase 항상 @ (posedge CLK 또는 negedge RSTn) 경우 st​​ate_global
 
FSM은 모든 가능한 상태를 충당하기 위해 2 비트를 필요로 세 가지 상태를 갖습니다. 한 가능성은 오직 1 비트가 할당되어있다는 것. BTW,`통과하고`작업 상태는 래치를 피하기 위해 '다른'분기를 추가해야합니다. [견적 = Pavelll; 1111505] 안녕하세요 친구! 내 프로젝트에 FSM을 사용하고 매우 이상한 동작합니다.
Code:
는 항상 @ (*) 케이스 (state_global)는`기다려 (wait2pass) state_next_global =`통과하면, 다른 사람 (wait2work) state_next_global =`작업하는 경우, 다른 state_next_global =`기다려,`패스 : IF (pass2wait) state_next_global =` 기다려,`직장 : IF (work2wait) state_next_global =`대기; 기본 :; (! RSTn) state_next_global =`PASS endcase 항상 @ (posedge CLK 또는 negedge RSTn) 경우 st​​ate_global
 

Welcome to EDABoard.com

Sponsor

Back
Top