P
PowerDAC
Guest
내가 FPGA의 하이 엔드의 디지털 부분을 오디오 DAC를 구현했다.그것은 단일 비트 델타 시그마 디자인과 출력 비트 스트림의 FFT 작동이 잘 나타냅니다입니다.지금은 아날로그 신호를 디지털 비트 스트림으로 변환하는 최고 품질의 1 비트 DAC를 설계했다.회로에서 구현됩니다 이산 IC에서이나 부품, IC를 안합니다.
적어도 125dB의 동적 범위를 목표로 해요.
비트 전송률 12.288Mbps (256fs)입니다.
내가 외부 98.304MHz 오실레이터에서 낮은 지터, reg 울트라와 싫증의 VCC는 깨끗하고 너무 비트 스트림 자체는 낮은 지터가 FPGA를 비트 스트림 출력을 리클러킹된있다.
나는 다음과 같은 아이디어를 고려 :
1.전환 커패시터를 통합.이것은 꽤 자주 온 - 칩 할 수 있지만 디스크 리트 설계 충분한 성능을 실현 할 수있을 것으로 보인다?사우스 캐롤라이나 필터의 출력을 잘하면 충분히 낮은 슬루 종래의 코네티컷 활성 필터에 공급해야합니다.그런 회로의 설계에 대한 어떠한 실질적인 가이드라인은 무엇입니까?내가 찾은 문학 IC에서 당신 또는 그것을하고있어 수학에만 관심이있는 가정, 그리고 그 모든 구성 요소에 이상적입니다 것으로 보인다.
2.로 전환 전류 소스???아이디어?제안??내가 현재의 슬루 속도로 빠르게 변화하는 전압 슬루별로 도움이되지 않을 것이라고 생각했지만까요???
3.Precison 낮은 노이즈를 참조 (월트 정의 1.25nV/rtHz 회로 예) 차동 - in을 수동으로 작은 차동 스위칭 다리를 바꿔 아웃 중고 필터.브릿지 스위치 비트 스트림 RZ로 (왕복 0) 변환에서 구동된다.내가 RZ 형식이 반복 될 것이라고 배 각각의 심볼의 상승 및 하강을 보장 으면 좋겠 것이다.수동 필터에서 출력을 죽인만큼 종래의 활성은 diff 입력 필터에 피드 낮은 있어야합니다.
4.3을 기반으로 느슨하게에 뭔가가지만, 공진 회로를 채용 제기 코사인의 모습이 완벽하게 반복 펄스를 생성합니다.
누구이 회로에 어떤 아이디어나 제안 있나요?누구든지 토폴로지와 같은 하이 엔드에 대한 사용 경험을 갖고 올바른 방향으로 날 수있는 포인트 DAC는?
미리 감사드립니다
적어도 125dB의 동적 범위를 목표로 해요.
비트 전송률 12.288Mbps (256fs)입니다.
내가 외부 98.304MHz 오실레이터에서 낮은 지터, reg 울트라와 싫증의 VCC는 깨끗하고 너무 비트 스트림 자체는 낮은 지터가 FPGA를 비트 스트림 출력을 리클러킹된있다.
나는 다음과 같은 아이디어를 고려 :
1.전환 커패시터를 통합.이것은 꽤 자주 온 - 칩 할 수 있지만 디스크 리트 설계 충분한 성능을 실현 할 수있을 것으로 보인다?사우스 캐롤라이나 필터의 출력을 잘하면 충분히 낮은 슬루 종래의 코네티컷 활성 필터에 공급해야합니다.그런 회로의 설계에 대한 어떠한 실질적인 가이드라인은 무엇입니까?내가 찾은 문학 IC에서 당신 또는 그것을하고있어 수학에만 관심이있는 가정, 그리고 그 모든 구성 요소에 이상적입니다 것으로 보인다.
2.로 전환 전류 소스???아이디어?제안??내가 현재의 슬루 속도로 빠르게 변화하는 전압 슬루별로 도움이되지 않을 것이라고 생각했지만까요???
3.Precison 낮은 노이즈를 참조 (월트 정의 1.25nV/rtHz 회로 예) 차동 - in을 수동으로 작은 차동 스위칭 다리를 바꿔 아웃 중고 필터.브릿지 스위치 비트 스트림 RZ로 (왕복 0) 변환에서 구동된다.내가 RZ 형식이 반복 될 것이라고 배 각각의 심볼의 상승 및 하강을 보장 으면 좋겠 것이다.수동 필터에서 출력을 죽인만큼 종래의 활성은 diff 입력 필터에 피드 낮은 있어야합니다.
4.3을 기반으로 느슨하게에 뭔가가지만, 공진 회로를 채용 제기 코사인의 모습이 완벽하게 반복 펄스를 생성합니다.
누구이 회로에 어떤 아이디어나 제안 있나요?누구든지 토폴로지와 같은 하이 엔드에 대한 사용 경험을 갖고 올바른 방향으로 날 수있는 포인트 DAC는?
미리 감사드립니다