이벤트 시뮬레이션 결과는 질문 있나요?

[xiongdh]

////////////////////////////////////////////////// /////
style1 :
reg_temp1, reg_temp2 reg;
초기
시작
reg_temp1 <= 1'b0;
reg_temp2 <= 1'b0;
끝
항상 (posedge 시계)
@reg_temp1 <=! reg_temp1;

(posedge 시계
& reg_temp1)
항상 @reg_temp2 <=! reg_temp2;
////////////////////////////////////////////////// / / / /////////////////////////////////////////////////// /////
style2 :
reg_temp1, reg_temp2 reg;
초기
시작
reg_temp1 <= 1'b0;
reg_temp2 <= 1'b0;
끝
항상 (posedge 시계)
@reg_temp1 <=! reg_temp1;

항상 (posedge 시계)
@(reg_temp1)
reg_temp2 <=! reg_temp2;
////////////////////////////////////////////////// / / / /
시뮬레이션 도구 Verilog - XL에
시뮬레이션 결과는 동일하지 않습니다.스타일 2 개의 신호의 1.The 파도와 동일합니다.스타일 2 reg_temp1 'frequence reg_temp2의 두 배.
왜 이런 일이 ????????????

 

[news]

Patriot pokazal na targach CeBIT 2011 superszybki pendrive o nazwie Supersonic Magnum, ktory wedlug informacji producenta osiaga predkosc odczytu na poziomie 200 MB/s a predkosc zapisu 110 MB/s.
Supersonic Magnum posiada interfejs USB 3.0, wykonany jest w technologii 8 kanalowej (co...

Read more...

 

[khorram]

그건 괜찮 아요.제발 다음과 같은 경우 추적 :

the style1 있음 :
첫 번째는 항상 "reg_temp1"원인을 때 "시계"상승 전환했다.두 번째는 항상 감지 reg_temp1 및 클럭의 상승.왜냐하면 reg_temp1하는 임무는 델타 시간에, 그래서 항상 조건은 시간이 될 reg_temp1 rised 사실을 수행합니다.즉, 신호의 상승에 수정의 동일한 시간으로 검색될 수있습니다.하지만 그 신호의 가치를 할 수없습니다.

the style2 있음 :
첫 번째는 항상 "reg_temp1"원인을 때 "시계"상승 전환했다.하지만 항상 상승 단지 시계의 의미와 가치를 확인 reg_temp1의 두 번째.the reg_temp1의 시계의 새로운 가치 상승과 reg_temp1의 이전 값으로 간주됩니다 유효하지 않습니다.

안부,
사의 KH