V
vijay82
Guest
무엇과 (순서 될 이유의 실행) 구문에서 다음과 같은 두 가지 Verilog ...
1.signals>을 할당 엑스 = <some 비동기 코드는 관련된;
2.항상 @ (posedge CLK)
(해당되는 경우 엑스 == 1'b1)
y를 <= 1'b1;
(y는 0입니다 posedge 전)
... CLK 가정이 아니라는 x는 시간, 같은 1 할당된 1까요?(1 또는 0으로되는 결과의 y를, 주문 것입니다 남아도)
또한, 서로 다른 것이다 시뮬레이터 변경 주문?
행동을 한 만족 설명) 내 시뮬레이터 (ModelSim입니다 슬라이스에서 동일한 시간, 차단 문은 대기열에 활성화된 것에 대해 우선 순위가 가장 높은, 따라서 x는 처음으로 1이 될거예요, 플롭 상태를 다음과 진실 이동합니다 수 y를 플롭 1 가치를 걸릴 것이다 새.이 모든 시뮬레이터에서 세계 ..
하는데는 것이라고 생각하면 당신이 어떻게의 조건에서, x는 플롭 입력이 될거 라로가는 combinational 구름 출력합니다.따라서 그것은 가장자리 상승 내가 생각하지 않습니다, 그것은 어떤 것입 가지고 플롭 만족을 설치 시간이의 시계 지정된 엑스 될 동시에 1.따라서 가장자리의 상승, x는 0이 아직 0 (0 설치하는 데 만족 시간)와 가치를 이전 y를 유지합니다 그.
무슨 생각으로 정확한 라인의 무엇입니까?다른 어떤 건가요?
1.signals>을 할당 엑스 = <some 비동기 코드는 관련된;
2.항상 @ (posedge CLK)
(해당되는 경우 엑스 == 1'b1)
y를 <= 1'b1;
(y는 0입니다 posedge 전)
... CLK 가정이 아니라는 x는 시간, 같은 1 할당된 1까요?(1 또는 0으로되는 결과의 y를, 주문 것입니다 남아도)
또한, 서로 다른 것이다 시뮬레이터 변경 주문?
행동을 한 만족 설명) 내 시뮬레이터 (ModelSim입니다 슬라이스에서 동일한 시간, 차단 문은 대기열에 활성화된 것에 대해 우선 순위가 가장 높은, 따라서 x는 처음으로 1이 될거예요, 플롭 상태를 다음과 진실 이동합니다 수 y를 플롭 1 가치를 걸릴 것이다 새.이 모든 시뮬레이터에서 세계 ..
하는데는 것이라고 생각하면 당신이 어떻게의 조건에서, x는 플롭 입력이 될거 라로가는 combinational 구름 출력합니다.따라서 그것은 가장자리 상승 내가 생각하지 않습니다, 그것은 어떤 것입 가지고 플롭 만족을 설치 시간이의 시계 지정된 엑스 될 동시에 1.따라서 가장자리의 상승, x는 0이 아직 0 (0 설치하는 데 만족 시간)와 가치를 이전 y를 유지합니다 그.
무슨 생각으로 정확한 라인의 무엇입니까?다른 어떤 건가요?