이렇게하는 방법에 대한 직류 스크립트를 작성하려면?

[stormwolf]

ASIC 설계, 다음 3 개의 시계가 두 개의 클럭 생성 : PLL을 사용하여
1.clkin ----- PLL은 클럭 입력 20M
2.clkout1 ----- PLL은 출력 clock1 시티
3 clkout2 ---- PLL은 출력 clock2 100M
디자인하는 방법에 대한 스크립트를 작성하려면?이나이에 대해 소개합니다.
THX!

 

[eternal_nan]

Stormwolf,

귀하의 질문에 제대로 대답하기 어렵다 너무 조금 애매합니다.만약 당신이있습니다
어떻게 합성 스크립트에서 시계를 지정하도록 요청하는, 당신 것이라고
이렇게 해 :

create_clocks 이름 clkin 기간 50 [칩 refclk input>의 <name get_ports]
create_clocks 이름 clkout1 기간 83.3 [clkout1 output> PLL을 위해 <hierarchical 경로 get_pins]
create_clocks 이름 clkout2 기간 10 [clkout2 output> PLL을 위해 <hierarchical 경로 get_pins]

당신은 아마 이러한 모든 클럭 도메인 간의 set_false_path하려는 것이 아니라 당신의 디자인에 따라 달라집니다.

도움이 귀하의 문제에 대한 자세한 설명을 제공하십시오 추가하십시오.

 

[Guest]

[No message]

 

[sandusty]

일반적으로, 내가, 그리고 그 버퍼를 지정 후 PLL은 클럭에서 시계를 사 버퍼링.난 그냥 열심히하지만, PLL은 유선으로 PLL을 합성하지.