의 주파수 분배기 시뮬레이션> 위상 노이즈 PLL은에

[yfluo2004]

안녕하세요,

내가 PLL을의 각 구성 요소에 기여를 위상 잡음 오전 시뮬레이션 및 구분선 주파수의 위상 잡음 시뮬레이션에 관한 만난 문제가.

전 케이던스 소음을 체크 웹사이트를 주파수 소음, 많은 서류 모델링 위상과 얘기하는 방법에 대해의 구분선 위상 케이던스 모델 소음 위상에서 매개 변수를 어떻게하는 추출에 대해,하지만 드물게 이야기에서 구분선 주파수와 방법을 시뮬레이션 결과 시뮬레이션 .

케이던스 구분선에 있습니까 주파수 위상 잡음의 시뮬레이션 방법을 아는 사람은?

감사합니다.

YLuo

 

[saro_k_82]

내가 이러는에 어려움이 표시되지 않습니다., 아니면 질문 오전 내가 misinterpreting?
그리고 만약 입력 fvco 주파수는 출력이 말을 fvco / 8 (), PSS는 fvco에 정착합니다 / 8.당신은 0 = refsideband 출력과 입력으로부터 노이즈를 위상도에 도착.
당신은 구분선에서 얻을 고유의 소음을 위해 시계를 이상적인 참조를 제공해야합니다.멀티)에 의해 출력으로 나누어 비율 노이즈 노이즈를 출력 요약 있습니다 (만약 당신이 원본을하여 이것은 출력의 VCO를 다시 번역될 수되었다.

 

[yfluo2004]

안녕하세요, saro_k_82,

당신의 답변에 대한 감사를.내가 생각하는 당신의 구분선 2 / 솔루션은 여러 가지로 플롭입니다 형성을위한 - 플립 D에 구분선 구성되어 있습니다.구분선을 경우에는 프로그램 가능한 형태로 prescaler 내가 사용합니다.윌 방법은 구분선 될 종류의 소음이 단계의 모의 실험에 같은?

감사합니다.

YLuo

 

[saro_k_82]

이 솔루션은 시계를 나누어 준다 밖으로 작품 흑인에 대한 모든 상자와 시계 걸립니다.
그것은 잘 prescaler의 사용자는 해당하는 구분선 있습니다.

 

[yfluo2004]

안녕하세요, saro_k_82,

그래, 난 그렇게하려고합니다.도중에 구분선 위상 잡음 시뮬레이션 그리고 하나의 "메모리 부족"의 문제를 가능한 더 만난 질문이 혹시?

현재 전 10GHz에서 이상적인 입력 신호 prescaler 분배기를 함께 나누어 요소 125 및 시뮬레이션입니다.기본 주파수는 80MHz 설정된에 고조파가 오류가 있었다 "설정 1 만하지만, 기억을 여전히 생성"불충분.문제는이 일을 당신이 가진 어떤 해결하는 아이디어를 어떻게?

감사합니다.

YLuo

 

[erikl]

yfluo2004 작성 :

...
그것은 여전히 "메모리가 부족"오류가 발생합니다.
당신은 어떤 아이디어를 어떻게이 문제를 해결해야하나요?

 

[saro_k_82]

네 맞습니다. 말했다으로 erikl는 스왑 파일이 도움이됩니다.내가 PSS에 어떻게 그것을 실행할 때마다 난.

 

[Guest]

[No message]

 

[yfluo2004]

고마워요, Erikl.문제와 스왑을 설정 후 아무도 지금 난.

YLuo