A
amriths04
Guest
난 두번째 파이프라인 ADC의 당, 무대 당 1.5 비트 100MEGA 샘플을 10 비트 해상도를 설계했다.난 .. opamp를 사용하여 기술을 공유하기로 결정
내가 바로 여부, 또는 잘못 알려주십시오 .. 내 설계 방정식을 기록했다
먼저 샘플링 뚜껑을 다음과 같은 방법으로 의견을 상한 값을 선택했다.
4kt/Cs ""(밤) ^ 2 / 12 ...여기서 밤 = 스텝 크기 = 2Vref / (2 ^ 10 - 1) ..
VREF = 1V 미만의 (pp,은 diff).
어디서도 CS있어 ""56fF.그래서 제가 선택한 고사 = 400fF.
이후 제 2 폐쇄 루프 이득 (ACL)을 원하는 의견을 계수 (베타) = 0.5됐다.
그래서 고사 = Ci 베타 0.5됩니다.
앞으로 어떻게 진행해야 하나요?모두가 지금까지 무슨 짓을 좋아?
------- 다른 의심의 여지가 내 걸음 크기 노이즈 (에 계산을 촬영했다) 2Vref / (2 ^ 10 - 1 이상이어야합니다) ..입니다하지만 하나의 단계에서 단계로 크기가되어야합니다 2 * VREF / (2 ^ 2 - 1) 전용 맞죠?
만약 내가 잘못했다 .. 날 수정하시기 바랍니다
미리 감사합니다
내가 바로 여부, 또는 잘못 알려주십시오 .. 내 설계 방정식을 기록했다
먼저 샘플링 뚜껑을 다음과 같은 방법으로 의견을 상한 값을 선택했다.
4kt/Cs ""(밤) ^ 2 / 12 ...여기서 밤 = 스텝 크기 = 2Vref / (2 ^ 10 - 1) ..
VREF = 1V 미만의 (pp,은 diff).
어디서도 CS있어 ""56fF.그래서 제가 선택한 고사 = 400fF.
이후 제 2 폐쇄 루프 이득 (ACL)을 원하는 의견을 계수 (베타) = 0.5됐다.
그래서 고사 = Ci 베타 0.5됩니다.
앞으로 어떻게 진행해야 하나요?모두가 지금까지 무슨 짓을 좋아?
------- 다른 의심의 여지가 내 걸음 크기 노이즈 (에 계산을 촬영했다) 2Vref / (2 ^ 10 - 1 이상이어야합니다) ..입니다하지만 하나의 단계에서 단계로 크기가되어야합니다 2 * VREF / (2 ^ 2 - 1) 전용 맞죠?
만약 내가 잘못했다 .. 날 수정하시기 바랍니다
미리 감사합니다