>은 어떻게 수있는 PLL은 피드백 분배기 N = 10?

S

saulbit

Guest
안녕 여러분.
내가 손에 칩을 내 ADF4107 일부.그러나 나는 대답 발견했다 이중 계수 PLL은, 피가 온다에게 피드백으로 분배기 (또는의 RF 분배기) 해당 없음 = B * = B>을 필요로modul 하는것 피 = 8, 그럼 제가 어떻게하면 N = 10, 11, 12, 13, 14, 15?내 PFD MHz의 주파수는 약 25.그러니 작동하지 그것을 바꿀 것입니다 6.25MHz에서 25MHz 나에게 원인이 활성 루프에 대한 작업이 될 것입니다 끔찍한 필터.

 
난하지만, 오전 모르겠 정확히 어떤 위치 질문에는 디바이더 계수 이중 허용에 없습니다 비율 밴드의 약수의.수학은 단순히 밖으로 작동하지 않습니다.당신이이 해결하도록하는 시스템을 설계.그것은, 때로는 허용되지 분명한 정확히 어느 위치 비율은 약수의 아니라 일반적으로 시뮬레이션 프로그램 제조 업체에 제공하여 조건이 "허용하지 않습니다"로 그 약수를 허용하지 강제로 당신이.

당신은 주파수를 시도 낮은 위상 탐지 비교 칩을 변경할 수 있습니다 클럭 주파수를 사용하는 등 주위에, 숫자로 요술을 부리다.가끔은 디자인을 시스템에 달성하여 하나 가지고 서로를 포기하는 칩을.

 
인용구 :

N = B는 * 피 , B> = A를 필요로
modul는 P = 8, 그럼 내가 어떻게 실현할 수있다 N = 10, 11, 12, 13, 14, 15
 
biff44 작성 :

물론 정확하게 뭘 물어 보는 거죠, 뭐 그런건 아니지만 거기에 듀얼 계수 디바이더에 허용되지 않는 제수 비율의 밴드가 있습니다.
수학은 단순히 밖으로 작동하지 않습니다.
당신의 시스템이 이러한 해결하는 설계했습니다.
그것은 때로는 점을 분명히 정확하게 어떤 제수 비율은 허용되지 않습니다 것이 아니라, 일반적으로 시뮬레이션 프로그램은 제조 업체에서 제공한 그 ""허용되지 않는 조건으로 약수를 강제하도록 허용하지 않습니다.당신은 낮은 위상 감지 비교 주파수를 시도할 수 있습니다 클럭 주파수를, 등, 주위에 칩을 사용하는 숫자를 저글링로 변경합니다.
가끔은 다른 하나의 시스템 디자인을 달성하기위한 칩을 포기할 수밖에 없습니다.
 
그것은 주파수를 보인다 감지 낮은 위상 가지고 (다른 옵션을 구별하는 것보다)에서 포기 칩을.마진 증가 위상 N은 낮은 것입니다 루프 대역폭과, LPF에 그렇게 것입 필요한 값을 변경 금액에 의해 또는 동일하게 보상 한하여 감소에 의해 현재의 펌프 요금을.그리 나쁘진해야하지!

 
수있는 어느 누가 말할 수 10 N = 나에게 PLL을 칩을 수 구분선은 N 개의?지금 ADF4107을 가지고 포기.

 
당신은 ADF4153을 수있는 시도하는 0 있지만 부분 PLL은 칩에 fractionality을 설정할 수 있습니다 당신은 그것은 부분 정수 것입 행동 좋아.그것은 지원 피 = 4 / 5 저조한 N = 10.그리고 변경 사소한 부품 값, 너무 핀 호환됩니다.
에 마지막으로 수정한 시간에 2010년 6월 4일 8시 10분; 편집 1 ucah 총

 
하지만 내가 있는데 넌 아직도 뭐가 있는지 묻는, 칩은 경우이 당신이 원하는는 N = 10의 위상 detecton 주파수와 15 MHz의 25를 사용, :
http://www.hittite.com/products/view.html/view/HMC440QS16G

 
다른 사람과 Thans에 Biff44.나는 그것을하길 원한다 PLL은 피드백 단계에서 믹서를 포함.성능을 따라서 소음 위상 더 나은 N은 이길로 매우 작은, 등 좀 같이 N은 = 10,.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top