B
buyan
Guest
전력 증폭기 설계, 거기에 몇 가지 앰프하는 드라이브를 무대 및 계단식 형태로 누른 다음 전원 FET를 입력하십시오.
사양에서 마지막 FET의 P1dB는 41dBm이다,하지만 난 그것을 얻을 수없습니다.이 단계에서 일치하지 않습니다로 인해인가요?
만약 내가 어떤 튜닝을 할 P1dB 위상 잡음의 희생 가지고있을 수있습니다.여부 위상 잡음 문제 P1dB 문제가 모두 일치하지 않습니다에 의해 발생하는 궁금입니다.그렇지 않다면, 가능한 이유는 무엇입니까?
사전에 도움을 주셔서 감사합니다.
사양에서 마지막 FET의 P1dB는 41dBm이다,하지만 난 그것을 얻을 수없습니다.이 단계에서 일치하지 않습니다로 인해인가요?
만약 내가 어떤 튜닝을 할 P1dB 위상 잡음의 희생 가지고있을 수있습니다.여부 위상 잡음 문제 P1dB 문제가 모두 일치하지 않습니다에 의해 발생하는 궁금입니다.그렇지 않다면, 가능한 이유는 무엇입니까?
사전에 도움을 주셔서 감사합니다.