위상 - 노이즈와 트란 시뮬레이션 유령과 함께 소개

[gaom9]

안녕,
난 - 델타의 PLL, 오전 시그마 설계 단계 - 유령 경호실과 함께 소음을 시뮬레이션 할 PNOISE 싶어요.하지만
그것에 대해 몇 가지 질문을, 그리고 누구도 그들을 해결하기 위해, 제발 도와드립니다.

1.내가 OSC Verilog - 입력 레퍼런스 주파수를 소스로
한 코드를 사용, PSS를 시뮬레이션 숨겨진 - 상태 때문에 실패의 Verilog 될 - 한 코드입니다.제발 거기를 해결하기 위해 어떤 방법이 있나요?

2, 제가 경호실 시뮬레이션을 다시 실패, 오류 보고서로 표시됩니다에 따라 입력 소스로 vpulse 레퍼런스 주파수를 사용하는 경우 :

유령에 의해 주기적으로 안정된 상태를 분석하는 동안 오류가 발견`을 누르 '.
`V0 '자율 회로와 일관성이 주기적으로 입력 신호입니다.

어떻게, 제발이 문제를 해결할 수 있습니까?거기에 어떤 설정을 내가하게 할 사항이 있습니까?

3 일 전의 PLL의 트란 시뮬레이션을 할 때, 몇 가지 오류를
따라 그림과 같이 나와있습니다 :

오류 유령에
의해 시간
= 25.9551 변이 분석을하는 동안 우리를 발견`트란 '.
최소의 시간 단계로 상세 컨버전스.마지막 수용 솔루션 25.9551 우리를 계산합니다.

그 마지막 뉴턴 편력자에 모이다 않은 노드에 대한 값은 다음과 같습니다.또한 주어진 컨버전스는 기준은 다음과 같은 형태에 만족하지 않았습니다 방식입니다 :
실패 테스트 : | 값 |> RelTol * 심판 AbsTol

브이 (I17.I162.I15.M14.bi) = 342.545 자외선, 이전 342.545 자외선.
업데이 트가 너무 큽니다 : | 1.34297 자외선 |> 342.545 nV 1 자외선
브이 (I17.I162.I15.M14.db) = 272.377 자외선, 이전 272.377 자외선.
업데이 트가 너무 큽니다 : | 1.47118 자외선 |> 272.377 nV 1 자외선
브이 (I17.I162.I15.M14.sb) = 310.535 자외선, 이전 310.535 자외선.
업데이 트가 너무 큽니다 : | 1.34146 자외선 |> 310.535 nV 1 자외선

어떻게, 제발이 문제를 해결할 수 있습니까?

감사합니다!
안부 인사!

 

[news]

Użytkownicy Opery Mini przeglądają codziennie miliard stron. Daje to 11,5 tys. stron przetwarzanych przez serwery w ciągu każdej sekundy.

Read more...

 

[erikl]

gaom9 썼습니다 :

1.
내가 OSC Verilog - 입력 레퍼런스 주파수를 소스로 한 코드를 사용, 경호실 시뮬레이션 숨겨진 - 상태 때문에 실패의 Verilog 될 - 한 코드입니다.
제발 거기를 해결하기 위해 어떤 방법이 있나요?

 

[gaom9]

귀하의 회신, erikl 주셔서 감사합니다.
위의 문제는,하지만 또 다른 문제를 해결할 수있다
AMS 시뮬레이션 할 때 유령에 나와있습니다.
오류보고 :
ncelab : * 승, CUNOUN : tsmc18rf.pmos2v 아래의 모든 유닛을 찾을
수없습니다 : 기호를 설계 라이브러리.
ncelab : * 전자, CUCFUN : 단위 '의 인스턴스'M3는 'pmos2v'
'에서 않은 Chargepump.CP이다 :'설계도.
ncelab : * 승, CUNOUN : tsmc18rf.pmos2v 아래의 모든 유닛을 찾을
수없습니다 : 기호를 설계 라이브러리.
ncelab : * 전자, CUCFUN : 인스턴스 'M4는'단위 'pmos2v'의 '않은 Chargepump.CP이다 :'설계도.
ncelab : * 승, CUNOUN : tsmc18rf.pmos2v 아래의 모든 유닛을 찾을
수없습니다 : 기호를 설계 라이브러리.
ncelab : * 전자, CUCFUN : '에서 않은 M2를'단위 'pmos2v'의 예를 들어 'Chargepump.CP :'설계도.
ncelab : * 승, CUNOUN : tsmc18rf.nmos2v 아래의 모든 유닛을 찾을
수없습니다 : 기호를 설계 라이브러리.
ncelab : * 전자, CUCFUN : 단위 '의 인스턴스'M1은 'nmos2v'
'에서 않은 Chargepump.CP이다 :'설계도.
ncelab : * 승, CUNOUN : tsmc18rf.nmos2v 아래의 모든 유닛을 찾을
수없습니다 : 기호를 설계 라이브러리.
ncelab : * 전자, CUCFUN : 단위 '의 인스턴스'M9 'nmos2v'
'에서 않은 Chargepump.CP이다 :'설계도.

이 tsmc18rf PDK, 그리고 상징을 볼 존재하는 것이 정상입니다.시뮬레이션은 AMS하지만 spectreverilog 시뮬레이션 모드, AMS 시뮬레이션의 설정은 정상입니다 성공 실패, 그리고 여러 가지 설정을했지만 그들이 다시 실패했다.

왜?

감사합니다!
안부 인사!

 

[erikl]

gaom9 썼습니다 :

귀하의 회신, erikl 주셔서 감사합니다.

위의 문제는,하지만 또 다른 문제를 해결할 수있다 AMS 시뮬레이션 할 때 유령에 나와있습니다.

오류보고 :

ncelab : * 승, CUNOUN : tsmc18rf.pmos2v 아래의 모든 유닛을 찾을 수없습니다 : 기호를 설계 라이브러리.

is unresolved in 'Chargepump.CP:schematic'.
ncelab : * 전자, CUCFUN : 단위 '의 인스턴스'M3는 'pmos2v'
'에서 않은 Chargepump.CP이다 :'설계도.

...

is unresolved in 'Chargepump.CP:schematic'.
ncelab : * 전자, CUCFUN : 단위 '의 인스턴스'M1은 'nmos2v'
'에서 않은 Chargepump.CP이다 :'설계도.

ncelab : * 승, CUNOUN : tsmc18rf.nmos2v 아래의 모든 유닛을 찾을 수없습니다 : 기호를 설계 라이브러리.이 tsmc18rf PDK, 그리고 상징을 볼 존재하는 것이 정상입니다.
시뮬레이션은 AMS하지만 spectreverilog 시뮬레이션 모드, AMS 시뮬레이션의 설정은 정상입니다 성공 실패, 그리고 여러 가지 설정을했지만 그들이 다시 실패했다.왜?

 

[gaom9]

안녕하세요, erikl
양념 모델 경로, 그리고 유령 올바른 기호가 존재합니다.

http://www.edaboard.com/viewtopic.php?p=1121128 # 1121128

여기에 나와 함께 같은 문제가있습니다.

 

[erikl]

gaom9 썼습니다 :

안녕하세요, erikl

s.
양념 모델 경로, 그리고 유령 기호가 정확한지
s의 존재

 

[gaom9]

안녕하세요, erikl
기호의 경로가 정확한지, 그리고 유령에 대한 시뮬레이션을보기를 변경하기 위해 노력하지만, 오류가 계속됩니다.내가 ftopic332499.html의 방법을 시도했지만 작동하지 않았다.

여러분의 도움을 주셔서 감사합니다.
안부 인사!

 

[gaom9]

안녕하세요, erikl
저는이 문제를 해결하는 방법을 찾았다고.
AMS 시뮬레이션 유령 때문에, 그래서 우리는 PDK의 시뮬레이션 정보를 만들어하는 CIW를 - 전환 도구 상자 - AMS simInfo 양식을 사용해야합니다 유령 다르다.
즉, 시뮬레이션을 바로 실행할 수있는 일을했다.

안부 인사!

 

[erikl]

, gaom9 감사합니다
솔루션을 사용하여 응답을!일지 모르지만 내가 한 번 시간에 그것이 필요합니다.

And anyway: presenting a solution at the end of a forum discussion may help a lot of people. 베스트, 행운 안부!
erikl

 

[jas2005]

안녕하세요 gaom9

어떻게 당신이 1 문제를 해결 했어 :

인용구 :

1.
내가 OSC Verilog - 입력 레퍼런스 주파수를 소스로 한 코드를 사용, 경호실 시뮬레이션 숨겨진 - 상태 때문에 실패의 Verilog 될 - 코드

 

[gaom9]

안녕하세요, jas2005
당신의 죄를 Verilog - 레퍼런스 주파수로 신호 코드, 죄악 때문에 코드는 숨겨진 - 상태, 그리고 패스합니다 같이 있지 않다는 PSS 시뮬레이션을 사용할 수있습니다.

당신에게 도움 수있습니다.
안부 인사!

 

[jas2005]

안녕
두 이상적 블록 : VCO가와 Divider와 PLL을의 시뮬레이션을 Tring거야 (거야 나도 끝까지에서 만들 수 있도록 모든 준비가 완료되면 될거야 빨리 다음 전체 시스템 시뮬레이션,).
난 케이던스 예제에서 사용되는 전압 도메인 Divider.하지만 PSS를 분석하는 동안에는 오류가있다 :
숨겨진 상태 variabe : tlast_cross.
(comunicat 라인을 어디로 'tlast_cross = $ 실시간으로 나타냅니다;')

당신이 문제를 해결하기 위해 코드를 변경하는 방법을 알고 계십니까?

코드 :`포함 ""constants.h

`포함 ""discipline.h`정의 TIME_TOL 10e - 12

`정의 VOLT_TOL 1E - 6

`TWO_PI 6.2831853071795864769 정의모듈 frequency_divider (output_osc_sig, divide_ratio, input_osc_sig);

출력 output_osc_sig;

전기 output_osc_sig;

입력 divide_ratio;

전기 divide_ratio;

입력 input_osc_sig;

전기 input_osc_sig;parameter real amplitude = 5;

진짜 tlast_cross;

진짜 fout;

실제 세타;

진짜 divide_r;아날로그 시작

@ ((input_osc_sig), 0, (브이 크로스`TIME_TOL,`VOLT_TOL)) 시작

fout = 0.5 / ($ 실시간 - tlast_cross);

tlast_cross = $ 실시간;

끝

만약 (브이 (divide_ratio)> = 0.001)

divide_r = 브이 (divide_ratio);

다른 시작

divide_r = 0.001;

달러 표시 ( "심각한 경고 : 아래의 분할 비율은 0.001 갔어!! \ n");

달러 표시 ( "심각한 경고 : 제가 임의로 대신 0.001로!! \ n 나눈 것");

달러 표시 ( "\ n");

끝

세타 = IDT의 (fout / divide_r, 0);

bound_step (0.05 * divide_r / (fout 1));

브이 (output_osc_sig) < - 진폭 * 죄악 (`TWO_PI * 세타);

끝

endmodule

 

[xwlpxc]

2 유령에 의해 주기적으로 안정된 상태를 분석하는 동안 오류가 발견`을 누르 '.
`V0 '자율 회로와 일관성이 주기적으로 입력 신호입니다.
어떻게, 제발이 문제를 해결할 수 있습니까?거기에 어떤 설정을 내가하게 할 사항이 있습니까?
-----------------------------

안녕 gaom9
다른 시뮬레이션에서이 문제를 만나보세요.난 액정 - VCO가 시스템 (일반 autonmous 시스템)을 설계했습니다.그리고 난 VCO가 일부 노이즈의 영향을 알고 싶어요.그래서 시리즈 (1.8V에서) 사인파 soure (100mV의 10MHz) Vdd.하지만 pnoise 오류 /이 누르.오류가있다 :`V0 '자율 회로와 일관성이 주기적으로 입력 신호입니다.어떻게 내가이 문제를 해결할 수 있습니까?감사합니다

 

[erikl]

xwlpxc 썼습니다 :

2 유령에 의해 주기적으로 안정된 상태를 분석하는 동안 오류가 발견`을 누르 '.

`V0 '자율 회로와 일관성이 주기적으로 입력 신호입니다.

어떻게, 제발이 문제를 해결할 수 있습니까?
거기에 어떤 설정을 내가하게 할 사항이 있습니까?

-----------------------------안녕 gaom9

다른 시뮬레이션에서이 문제를 만나보세요.난 액정 - VCO가 시스템 (일반 autonmous 시스템)을 설계했습니다.
그리고 난 VCO가 일부 노이즈의 영향을 알고 싶어요.그래서 시리즈 (1.8V에서) 사인파 soure (100mV의 10MHz) Vdd.하지만 pnoise 오류 /이 누르.오류가있다 :`V0 '자율 회로와 일관성이 주기적으로 입력 신호입니다.어떻게 내가이 문제를 해결할 수 있습니까?감사합니다

 

[jas2005]

안녕하세요
제가 몇 가지 문제가 발생하지만 경호실과 pnoise 시뮬레이션을 수행했다.
내 시스템에 대해 설명하자.
내가의 PLL은 구성되어 만드는 중이에요 :
레퍼런스 전압 (평방 파도 - vpulse) : 4MHz
PFD / CP : 3 주, transitor 수준
루프 필터 : 두 번째 순서 (연구 C를) | | C
VCO가 (sinusoid) : 300 MHz 이상 (Verilog - 케이던스 'pllLib에서 예를')
블록 광장 VCO가 죄악을 변경하고 Divider로 보냈습니다.
분할기가 : N = 79 (Verilog - "숨겨진 상태 SpectreRF에서"켄 Kundert에서
한 예)

(나는 또한 트랜지스터 수준의 구분선과 VCO가 처음은 그러나이 두 가지 이상 Verilog와 시뮬레이션을 pnoise
- 한 모델은 시간을 절약하기 위해) 노력하고있습니다 가지고 싶어

그럼, 과도 시뮬레이션은 PLL은 자물쇠와 안정화 시간 10us 표시.
그럼 내가 경호실과 Pnoise의 다음과 같은 매개 변수를 설정 analysyis :
경호실 :
이길 주파수 : 4MHz (구분선의 신호를 과다 복용) 주파수를 원하는 것처럼
Nr 고조파 : 7
정확도 기본값 : 온건
안정을위한 추가 시간 : 10us
매개 변수의 (나머지는 기본입니다. '발진기'옵션을 선택하지 않는 경우)

Pnoise :
Sweeptype : 상대
상대 주파수 : 1
시작 - 그만 : 100 - 20M
쓸어 유형 : 로그
10 년마다 포인트 : 5
최대 Sideband : 7
출력 -> 전압; 긍정 노드 : VCO가 출력; 제외어 노드 : VSS를
입력 소스 -> 전압; 입력 전압 소스 : 내 참조 소스 - vpulse
레퍼런스 측면 - 밴드 : 0
소음 유형 : 소스

만약 내가 올바르게 pnoise 매개 변수를 최대 Sideband 아래 (특히
이러한 것들 설정)보다도 잘 모르겠어요.

좋아, 언제까지 내가 일하던 10us 경호실 시뮬레이션을 실행합니다.그럼 10us -> 10.25us;부터 시뮬레이션과 조금 전까지 일하던 10.24us 다음 매달아 - 최대 시뮬레이션 같은 comunicat했다.그래서 아무것도 더 많은 일이 생긴 시뮬레이션 중단했다.

그래서 내 질문이있다 :
경호실과 pnoise 설정이 올바른가?
왜 누르 시뮬레이션이 완료되지 않을 수 있습니까?

답변에 미리 감사드립니다.

 

[saro_k_82]

PSS에 대한 스왑 파일을 사용하십시오.때로는 긴 누르 심스, 원시 파일과 시뮬레이션 거대한된다 그냥 달려있습니다.the swp 파일이 칼럼의 일부 파일 이름을 제공합니다.

 

[jas2005]

안녕하세요

사실은 내가 한 가지 간과했다.난 그 PSS를 분석 매달아 - 일어나,하지만 난 그 27.2e 03처럼 convNorm 꽤
큰 걸 발견했다.그래서 다시 확인했다.루프를 만들어 냈다 분석과 오랜 시간이 지나면 그냥 sttoped 사실.그래서 컨버전스와 관련된 문제입니다.

하지만 변이 분석에 VCO가 제어 전압의 잔물결, 10us, 이후 같은 1mV
VCO가 주파수
(Kvco = 100MHz
/ 브이)의 의미 100kHz 유사했다.그래서 거기에
어떤 문제가 아니다.

난 것은 내 설정이 잘못되었습니다.
아무도 대답을 못한 경우, PSS에 설정이 정확한지?