위반을 설치 및 개최

S

sandysuhy

Guest
안녕하세요, 1) 하나는 내가 가서해야하는 이유는 다음 내 디자인을 제출 설치 유지 위반과 언젠가는 모두가있다면? 2) 설치 위반을 방지하려면 어떻게해야하나요? Sandeep을 감사합니다.
 
설치 위반은 항상 더 낮은 클럭 속도의 전원 공급 장치 또는 runnign의 더 나은 규제 칩을 냉각 향상하실 수 있습니다. 홀드 위반이 도움이되지 않을 수 있으므로 보유를 수정. 그러나, 레이아웃 도구의 품위 집합이 자동으로 이러한 문제를 해결하기 위해 설정할 수 있습니다. 당신은 느린 시계, 빠른 셀 라이브러리 또는 절차를 사용하여 또는 한 클럭 사이클에 덜 할 노력에 의해 설치 위반을 피할 수 있습니다 : 중급 FFs 또는 다중 사이클 경로를 사용합니다.
 
각하님께 : 설정 vio 문제를 해결하기 위해 합성 귀하의 디자인을 위해 느린 코너 lib과를 사용합니다. 또는 코드를 조정합니다. 당신이 설치 vio를 해결하기 전까지 또는 당신의 디자인에 래치 또는 프가있다면 그것을 앞으로 이동. (하지만 때로는 이것이 도구를 통해 이루어집니다)가 있기 때문에 백엔드에 vio를 개최 수정 ... 사람들은 백엔드에서 쉽지 않은 경우 일반적으로 설치 vio를 해결하기 위해 코드를 수정해야하지만, vio는 백엔드에서 쉽게 꽉 수정 .. 도움이 바랍니다.
 
[인용 = bravobravo] 친애하는 선생님 : 설치 vio 문제를 해결하기 위해 합성 귀하의 디자인을 위해 느린 코너 lib과를 사용합니다. 또는 코드를 조정합니다. 당신이 설치 vio를 해결하기 전까지 또는 당신의 디자인에 래치 또는 프가있다면 그것을 앞으로 이동. (하지만 때로는 이것이 도구를 통해 이루어집니다)가 있기 때문에 백엔드에 vio를 개최 수정 ... 사람들은 백엔드에서 쉽지 않은 경우 일반적으로 설치 vio를 해결하기 위해 코드를 수정해야하지만, vio는 백엔드에서 쉽게 꽉 수정 .. 도움이 바랍니다. [/ 인용] 안녕하세요. 네, 그럴 수도에서 개최를 해결하기 위해 사실이다. 제가 설치 vio 문제를 해결하기 위해 합성 귀하의 디자인을 위해 느린 코너 lib과를 사용하는 이유를 물어 봐도 될까요? 그것은 "앞으로 그것을 이동"에 의해 무엇을 의미합니까? 감사
 
보유 그래서 난 당신이 slove 첫번째 위반을 보유해야합니다 생각 수는 없지만 설치 위반은 descrease 클럭 주파수에 의해 해결될 수 있습니다
 
설치 위반을 해결하는 것이 최우선입니다. 당신은 그것을 해결하기 위해 장치를 사용해야합니다. 잠깐만 위반도 금속을 사용하여 고칠수 있습니다.
 
[인용 = alchip] 설치 위반을 해결하는 것이 최우선입니다. 당신은 그것을 해결하기 위해 장치를 사용해야합니다. 위반을 보유하면 고칠수 금속을 사용해도됩니다. [/ 인용] 당신과 함께 동의합니다.
 
Sandeep, 당신이 '디자인을 제출'가 무슨 뜻에 따라 달라집니다. 당신은 백엔드 위해 게이트 레벨 네트리스트를 제출하는 의미면 모든 설정을 수정. 백엔드 쉽게 보류 처리를 취할 수 있습니다. 당신은 팹 (디자인을 녹음)로 레이아웃을 제출하면 의미 개최 위반이있는 실리콘 칩 죽은만큼 좋은되기 때문에, 그럼, 보류를 수정. 귀하의 칩은 설치 위반이있는 경우, 당신은 다음 tapeout의 버그 수정 및 타이밍 수정을 위해 추진 후, 느린 당신의 칩을 실행하고 모든 기능 버그를 찾을 수 있습니다. 귀하의 칩은 개최 시간 문제가있다면, 그때 당신은 모든 디버그를 할 수 전에 칩을 respin해야합니다.
 
어떤 방법으로, 설치 위반은 시계를 느리게하여 해결하실 수 있지만 대기 시간이이 방법에 의해 해결될 수 없습니다. 당신은 경로에 버퍼를 삽입해야합니다. 황금 시간대에 개최 위반 사항을 확인하는 최선의 경우와 분 lib과를 사용합니다. 설치 위반 사항을 확인하는 최악의 경우와 최대 해방을 사용
 
U이 보류 위반 적은 타이밍 경로가있다면, manully 버퍼 삽입합니다. 또는 u는 네트리스트를 내보낼 후 합성 도구로 그것을 읽어 제약 경로를 set_min_delay를 사용하거나, do_fix_hold (합성 cmd를) P & R 도구 중 vio 잡아 고칠 수 있지만, 전 익숙하지 아니었 수 있습니다.
 
로 좋은 explaination가 dr_dft.Fully 디자인 흐름에 둘 designer.Backend 디자이너를위한 중요한 are.Setup / 잡고 idea.It의 dependes에 동의하면 해당 네트리스트는 설치 시간을 위반에서 무료이고 흐름과 함께 계속 가정과 대기 시간을 수정할 수 있습니다. 당신은 일반적으로 물어면 보류를 고정하면 우선 순위를 얻을 수 있습니다.
 
타이밍 위반 뭔가를해야만이 클럭 트리 또는 코드에서 일어나는 것 같습니다. 아마 당신은 합성 과정에서 문제를 찾을 수 있습니다.
 
귀하의 클럭 주파수를 느리게하고 대기 위반 문제를 해결. 그것은 하루에 할 수 있습니다.
 

Welcome to EDABoard.com

Sponsor

Back
Top