왜???

[Analog_IC]

질문 1.저항 출력 전압 amplifer의에서 달성하기 위해 highe 게인을 증가됩니다.
그리고 증가하는 출력 저항 회로의 속도를하게 보일지도 모르 상당히
커패시턴스 부하 따르게하려면.왜???

질문 2.총 편견이 사건 cascode의 현재에 접혀 성능을 동일하게 달성에 필요 이상으로 간단한 무대 cascode의.왜???

 

[Guest]

[No message]

 

[Guest]

저항을 운전에 병렬로 커패시터는 트랜지스터 모델의 소스 상응하는 현재, 1에서 질문입니다.동등한 전압 소스 시리즈 저항의 병렬 저항으로 전류와 소스 변환.그럼 커패시터를 통해 대한 신호 전달 네트워크를 통과 RC의 낮은 형태.이것은 응답을 제한 주파수.저항에 대한 더 큰 커패시턴스 값을 필터링 해주는 낮은 주파수를 낮은 패스.

 

[tia_design]

예를 켤레를위한은 diff 받아, 일반적으로, 그것의 이득을 얻기는 GM은 * 패주하므로 높은 출력 저항, 높은.그리고 출력 노드는 기둥입니다 지배, 그것은 일정한 용량이있다 증가, 시간은 1 / (패주 번호 * (로드 할 때 코트 는 카스티 야), 참조), 당신은 할 수 감소이다 증가 대역폭을 의미하는.

 

[srivatsan]

질문 2 :
알렌과 Holberg) (아날로그 회로 설계의 CMOS ans :와 관계가 그림 6.1-9에, 그것은 지원이의의 MOS에 두 가지의 대신에 아주 명확 cascode, 구성 접혀 - cascode에 당신은 두 가지를 더 "비 -이 트랜지스터 접혀 입력 "부분의 접힌 cascode, 즉, 일반적으로.따라서 증가 (년 전체 현재).

희망은이 문제를 지웁니다까지.

Srivats