왜 currnet 소스에서 트랜지스터를 분할?

D

DZC

Guest
일부 출판물에서 나는 아래와 같이 몇 가지 전류 소스 (부하), 트랜지스터를 분할 발견했습니다. 나는 우리가 그들을 조합하면 어떤 이점이 있고 알고 싶습니다. 또한, 모든 이러한 회로를 사이징과 바이어스에주의. (그것은 낮은 트랜지스터 항상 선형 영역에서 동작 보인다)
 
예, M2와 M4는 triode 영역에서 항상 있습니다.
 
이것은 자기 cascode 전류 미러입니다. M1과 M2 M3는 그래서, M4는 채도와 밀접하게 keeped 작은 용량의 오버와 함께 설계되었습니다. 이러한 cascode의 라우트 간단 현재 거울보다 더, 너트는 사소한 cascode로 가난한 친척이다.
 
[인용 = DenisMark] 이것은 자기 cascode 전류 미러입니다. M1과 M2 M3는 그래서, M4는 채도와 밀접하게 keeped 작은 용량의 오버와 함께 설계되었습니다. 이러한 cascode의 라우트 간단 현재 거울보다 더, 너트가 사소한 cascode로 가난한 친척입니다. [/ 인용] 다음은 간단한 현재의 거울 cascode 사이의 트레이드 오프는 거죠?
 
DenisMark이 맞습니다. 당신은 손으로 caculate 수 있습니다.
 

Welcome to EDABoard.com

Sponsor

Back
Top