왜 ADC 후 버퍼를 사용하여

I

itmr

Guest
HI ALL 내가 FPGA 설계 엔지니어이고 당신을 위해 약간의 질문이 - ADC 후 버퍼로 제가 게인을 증가하는 추측 주요 이유를 조합의 A를 사용하는 이유는 - 그러나 데이터 수집을위한 좋은 내가 아니라고 한바퀴 제가 두려움없이 제 마음 알겠나 왜?? 누군가가 그것을 이해하고 나를 도울 수 있습니까? 모든 U 감사
 
당신은 ADC 앞에 버퍼 증폭기를 말씀하시는 겁니까? ADC의 샘플링 속도는 무엇입니까? 당신은 전체 ADC의 성능을 달성하기 위해 제안된 소스 임피던스를 아시나요?
 
FVM는 - 내가 ADC 앞에 버퍼 앰프는 입력 신호의 게인을 증가시킬 가정해 알고 - 그게 어떤 센서 4 예를에서 비롯됩니다. 제 질문은 특정 ADC 또는 특정 샘플링 속도하지 않는 참조 - 난 그냥 ADC가 FPGA에 연결하면 출력 버퍼 4 ADC의 필요는지 알고 싶어 의미 - 전 2 이유가있다는 것을 생각 - 첫 번째 등화 전압 레벨을하는 것입니다 (3.3V 및 FPGA와 ADC 플롯 샘플 1.8 V를 얻을 가정 ...) secound은 FPGA에 실패를 피할 때 ADC faild 또는 일부 것. 이 출력 버퍼에 더 많은 이유가 있었나요?
 
그것은 ADC하기 전에 저역 통과 필터. 그것이 ADC 후에 그려진 것으로 이것은 ADC 후 것은 아닙니다. 신호 흐름을 따릅니다.
 
바로 당신을 JayantD하지만 ADC - 명명된 NL27WZ17DF 후 버퍼가있다 - 이것 좀 봐 ... IT는 ADC에서 나온 직렬 데이터에 연결
 
itmr, NL27WZ17DF는 듀얼 비 반전 슈미트 트리거 버퍼 아니라 작전 A입니다. 이 부분의 VCC (핀 5) (귀하의 설계도에 표시되지 않음) 1.8V 경우, 그것은 레벨 트랜스 레이터 3.3V로 1.8V로 사용됩니다. 그것은 과전압 허용 입력했습니다. 그것이 1.8V로 구동 경우에도 그래서, 그것은 ADC의 3.3V 신호 출력을 용납합니다. 에서 데이터 시트를 참조하십시오 [URL = http://pdf1.alldatasheet.com/datasheet-pdf/view/104595/ONSEMI/NL27WZ17DFT2.html] NL27WZ17DFT2 PDF, NL27WZ17DFT2 설명, NL27WZ17DFT2 데이터 시트, NL27WZ17DFT2보기 : : : ALLDATASHEET :::[/URL]이 도움이 JayantD 호프
 
디지털 신호의 레벨 변환은 일부 경우에 필요할 수 있습니다,하지만 조합의 A 버퍼에 대한 요구되었습니다.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top