왜 "별칭"는 VHDL에 추가 회로를 만들겠습니까?

[alexz]

왜 "별칭"는 VHDL에 추가 회로를 만들겠습니까?

 

[aji_vlsi]

[인용 = alexz] 왜 "별칭"는 VHDL에 추가 회로를 만들겠습니까? [/ 견적] AFAIK 그것이 합성 도구 버기는하지 말아야하지 않는 한. 그러나 이러한 경우 정책으로 별칭과 함께 몇 가지 작업을하고있다면 당신은 여분의 논리를 얻을 것이다 -하지만 당신은 어쨌든 별칭 키워드없이 얻을 것입니다 것과 같은. Ajeetha, CVC www.noveldv.com